发明名称 在一个周期内处理乘累加运算
摘要 一个乘法累加器,或MAC(100),可以实现高吞吐量。MAC不需要使用冗余硬件,如多个乘Wallace树,或流水线逻辑,然而,可能同时为不同操作执行Wallace树和进位预测加法器功能。
申请公布号 CN1230735C 申请公布日期 2005.12.07
申请号 CN00814443.5 申请日期 2000.12.04
申请人 英特尔公司 发明人 Y·寥;T·M·哈梅南蒂拉;D·B·罗伯茨
分类号 G06F7/544 主分类号 G06F7/544
代理机构 中国专利代理(香港)有限公司 代理人 吴立明;王忠忠
主权项 1.一种用于处理乘累加运算的设备,包括:一个对第一操作数和第二操作数执行多个加运算的装置;一个加法器;和一个控制器,它允许使用该装置对第一操作数的一部分执行第一数学运算,同时加法器对第一操作数的另一个部分执行第二数学运算,其中该控制器根据第二操作数的多个最高有效位是否相同来允许第一数学运算和第二数学运算。
地址 美国加利福尼亚州