发明名称 |
半导体集成电路及设计半导体集成电路的方法和设计系统 |
摘要 |
在有效抑制电迁移的同时,与传统半导体集成电路相比,能够减少互连宽度的半导体集成电路。输入单元101在互连信息存储单元104内存储互连信息。算术运算单元102通过访问互连信息存储单元104来获取互连信息,以及通过访问算术运算参数存储单元105来获取算术运算参数,以基于这些值来确定互连的宽度W。也就是说,以(电流i)<SUP>1/3</SUP>乘算术运算参数(常数)的方式来确定互连的宽度W,其中该电流流经互连。 |
申请公布号 |
CN1705100A |
申请公布日期 |
2005.12.07 |
申请号 |
CN200510075441.9 |
申请日期 |
2005.06.01 |
申请人 |
恩益禧电子股份有限公司 |
发明人 |
横川慎二 |
分类号 |
H01L21/82;H01L27/00;G06F17/50 |
主分类号 |
H01L21/82 |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
黄启行;穆德骏 |
主权项 |
1.一种半导体集成电路,具有宽度W1并且流经电流i1的第一互连和宽度W2并且流经电流i2的第二互连,其中,所述第一互连的所述宽度W1和所述第二互连的所述宽度W2满足由如下方程式规定的关系:<math> <mrow> <mfrac> <msub> <mi>W</mi> <mn>1</mn> </msub> <msub> <mi>W</mi> <mn>2</mn> </msub> </mfrac> <mo>=</mo> <msup> <mrow> <mo>(</mo> <mfrac> <msub> <mi>i</mi> <mn>1</mn> </msub> <msub> <mi>i</mi> <mn>2</mn> </msub> </mfrac> <mo>)</mo> </mrow> <mfrac> <mn>1</mn> <mn>3</mn> </mfrac> </msup> </mrow> </math> |
地址 |
日本神奈川 |