发明名称 |
用于时钟脉冲正向系统I/O的有效时钟脉冲起始及停止装置 |
摘要 |
本发明提供一种用于时钟脉冲正向系统I/O的有效时钟脉冲起始和停止之装置。该装置可包含有缓冲器(205),耦接成可从数据源接收输入信号。此缓冲器是利用由数据源所提供之第一时钟脉冲信号(110)计时。此缓冲器系建构成因应第一时钟脉冲信号储存在多个连续线上的输入数据。缓冲器还建构成在许多已占位缓存器(206)中存储许多个位。每一个占位缓存器表示在缓冲器内相对应连续线上出现数据。本装置还包含有时钟脉冲门电路(250),耦接至缓冲器且建构成可提供第二时钟脉冲信号。此时钟脉冲门电路进一步建构成当在缓冲器内出现有效的数据时可起始第二时钟脉冲信号及当在缓冲器内没有数据时停止第二时钟脉冲信号。 |
申请公布号 |
CN1230733C |
申请公布日期 |
2005.12.07 |
申请号 |
CN01814051.3 |
申请日期 |
2001.05.09 |
申请人 |
先进微装置公司 |
发明人 |
P·C·米瑞达;B·D·麦克米安 |
分类号 |
G06F5/06 |
主分类号 |
G06F5/06 |
代理机构 |
北京纪凯知识产权代理有限公司 |
代理人 |
戈泊;程伟 |
主权项 |
1.一种用于在时钟脉冲正向I/O系统内起始和停止时钟脉冲装置,该装置包含有:耦接成可从数据源接收输入数据的缓冲器,其中所述的缓冲器是由所述的数据源所提供的第一时钟脉冲信号计时,其中所述的缓冲器是依据所述的第一时钟脉冲信号来储存在多个连续线上的所述的输入数据;其中所述的缓冲器是建构成在多个占位缓存器上储存的多个位,其中每一个多个占位缓存器表示在缓冲器内相对应连续线上出现数据;其中所述的缓冲器进一步建构成利用未下载指针来不下载数据;时钟脉冲门电路,耦接来提供第二时钟脉冲信号至所述的未下载指针的输入;其中所述的时钟脉冲门电路是建构成当在所述的缓冲器内出现有效的数据时可起始所述的第二时钟脉冲信号,及当在所述的缓冲器内没有数据时停止所述的第二时钟脉冲信号。 |
地址 |
美国加利福尼亚州 |