| 发明名称 | 半导体器件 | ||
| 摘要 | 在一种半导体器件中，在减少接合线长度的同时，当将高密度半导体元件安装于低成本的衬底上时，接合线能够彼此平行地应用于高速信号线路的电极。在衬底(2)上安装阻抗匹配衬底(6)，其具有与半导体元件(4)的电路阻抗匹配的布线。多条第一金属线(12)连接于半导体元件(2)的第一电极(4a)与衬底的电极(2a)之间。多条第二金属线(14)连接于半导体元件(2)的第二电极(4b)与阻抗匹配衬底(6)的第一电极(6a)之间。多条第三金属线(16)连接于阻抗匹配衬底(6)的第二电极(6b)与衬底(2)的电极(2a)之间。第二金属线(14)彼此平行地延伸，并且第三金属线(16)也彼此平行地延伸。 | ||
| 申请公布号 | CN1705102A | 申请公布日期 | 2005.12.07 |
| 申请号 | CN200410088027.7 | 申请日期 | 2004.10.29 |
| 申请人 | 富士通株式会社 | 发明人 | 十和人;久保田义浩;浅田宪治;细山田澄和 |
| 分类号 | H01L23/00 | 主分类号 | H01L23/00 |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 郑特强;经志强 |
| 主权项 | 1.一种半导体器件，包括：衬底；以及安装于该衬底上的半导体元件；其特征在于：阻抗匹配衬底安装于该衬底上，该阻抗匹配衬底具有与该半导体元件的电路阻抗匹配的布线；多条第一金属线连接于所述半导体元件的第一电极与所述衬底的电极之间；多条第二金属线连接于所述半导体元件的第二电极与所述阻抗匹配衬底的第一电极之间；多条第三金属线连接于所述阻抗匹配衬底的第二电极与所述衬底的电极之间；以及所述第二金属线彼此平行地延伸，并且所述第三金属线也彼此平行地延伸。 | ||
| 地址 | 日本神奈川县 | ||