发明名称 降低抖动的混合信号集成电路器件
摘要 混合信号集成电路器件,包含接收输入信号延迟一定延迟时间产生输出信号的信号处理电路。信号处理电路包括至少一个提供延迟的部分,延迟时间受到所施加电源电压变化的影响。此集成电路器件配备有至少一个内部电源调压器,连接到器件外部的电源,从外部电源电压获得被调整了的内部电源电压,施加到一个提供延迟的部分。该集成电路器件至少还有一个电路部分被电源电压供电而不是被调整过的内部电源电压供电。
申请公布号 CN1230986C 申请公布日期 2005.12.07
申请号 CN01137556.6 申请日期 2001.10.29
申请人 富士通株式会社 发明人 伊恩·朱索·戴迪克
分类号 H03M1/06;H03M1/66 主分类号 H03M1/06
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 王永刚
主权项 1.一种混合信号集成电路器件,它包含:可用来根据接收到的输入信号而产生输出信号的信号处理电路,输出信号的产生开始于定时信号确定的时刻,并结束于相对所述定时信号延迟了一个延迟时间的时刻,所述信号处理电路包括多个提供延迟的部分,各自提供所述延迟时间,此延迟时间受到施加于所涉及的提供延迟的部分的电源电压变化的影响;以及多个内部电源调压器,分别对应所述多个提供延迟的部分,当器件处于使用状态时,各自用来连接到器件外部的电源,以便从中接收外部电源电压,并可用来从外部电源电压获得被调整了的内部电源电压,加于所述对应的提供延迟的部分,器件中至少还有一个电路部分被电源电压供电而不是被所述调整过的内部电源电压供电。
地址 日本神奈川