| 发明名称 | 高速缓冲存储器、系统和数据存储方法 | ||
| 摘要 | 本发明的高速缓冲存储器是一种组相联方式的高速缓冲存储器，其中，具备由保持数据与标签的多个入口构成之多个通路(way)；第1保持机构，对每个通路保持表示应优先存储之数据种类的优先属性；第2保持机构，配备于多个通路中至少第1通路中，对该通路的每个入口保持表示保持在该入口中的数据种类之数据属性；和控制机构，优先从处理器输出的数据属性与第1保持机构中保持的优先属性一致的通路，执行入口的替换控制，所述控制机构还在高速缓冲存储器遗漏时，(a)在属于利用来自处理器的地址选择的组之入口中第1通路入口中存储有效的数据，(b)该入口的数据属性与来自处理器的数据属性及第1通路的优先属性一致，并且(c)在属于选择的所述组之入口中第1通路之外的其它通路之入口中没有有效数据的情况下，在该其它通路的入口中存储数据。 | ||
| 申请公布号 | CN1704911A | 申请公布日期 | 2005.12.07 |
| 申请号 | CN200510074237.5 | 申请日期 | 2005.05.31 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 吉冈志郎 |
| 分类号 | G06F12/08 | 主分类号 | G06F12/08 |
| 代理机构 | 永新专利商标代理有限公司 | 代理人 | 胡建新 |
| 主权项 | 1、一种组相联方式的高速缓冲存储器，其特征在于：具备由保持数据与标签的多个入口构成的多个通路(way)；第1保持机构，对每个通路保持表示应优先存储之数据种类的优先属性；第2保持机构，配备于多个通路中至少第1通路中，对该通路的每个入口保持表示保持在该入口中的数据种类之数据属性；和控制机构，使从处理器输出的数据属性与第1保持机构中保持的优先属性一致的通路优先，执行入口的替换控制，所述控制机构还在高速缓冲存储器遗漏时，(a)在属于通过来自处理器的地址选择的组之入口中，在第1通路入口中存储有效的数据，(b)该入口的数据属性与来自处理器的数据属性及第1通路的优先属性一致，并且(c)在属于选择的所述组之入口中第1通路之外的其它通路之入口中没有有效数据的情况下，在该其它通路的入口中存储数据。 | ||
| 地址 | 日本大阪府 | ||