| 主权项 |
1.一种半导体封装件制法,系包括以下步骤:制备多数个基板,该基板之长宽尺寸系等于该半导体封装件之预定长宽尺寸,且每一基板上均设置有至少一晶片,同时亦制备一承载件,该承载件上系具有多数个开口,且每一开口之角缘位置上系具有一截角区域,俾使该开口上两相对截角区域间之距离略大于该基板上两相对角缘间之距离;将该多数个基板分别藉该开口上之截角区域而定位于其对应之开口中,同时封盖该基板与该承裁件间之间隙,而使该间隙不致贯通该承载件;进行模压制程,以于每一开口上均分别形成用以包覆该晶片的封装胶体,其中,该封装胶体所覆盖面积的长宽尺寸系大于该开口的长宽尺寸;进行脱模步骤;以及沿该基板之边缘位置进行切割,以制得多数个半导体封装件。2.如申请专利范围第1项之半导体封装件制法,其中,该制法复包括于脱模步骤后在该多数个基板上未设置晶片之表面植接多数个焊球。3.如申请专利范围第1项之半导体封装件制法,其中,该开口上两相对截角区域间之距离系较该基板上两相对角缘间之距离略大0.1mm至0.2 mm。4.如申请专利范围第1项之半导体封装件制法,其中,该开口上两相对截角区域间之距离较佳系较该基板上两相对角缘间之距离略大0.1mm。5.如申请专利范围第1项之半导体封装件制法,其中,该基板系藉该开口上之截角区域而将该基板嵌合(Embedded)定位于该开口中。6.如申请专利范围第1项之半导体封装件制法,其中,该截角区域系为一三角形。7.如申请专利范围第1项之半导体封装件制法,其中,该截角区域系为一矩形。8.如申请专利范围第1项之半导体封装件制法,其中,该截角区域系为一圆弧形。9.如申请专利范围第1项之半导体封装件制法,其中,封盖该基板与该承载件间之间隙的方式系于该间隙中填充一胶料。10.如申请专利范围第1项之半导体封装件制法,其中,封盖该基板与该承载件间之间隙的方式系于该基板与该承载件上贴置至少一封盖该间隙的胶片(Tape),且该胶片系可于脱模程序后去除。11.如申请专利范围第1项之半导体封装件制法,其中,用以形成该封装胶体之模穴(Cavity)的投影长宽尺寸系大于该开口的长宽尺寸。12.如申请专利范围第1项之半导体封装件制法,其中,该承载件之材料系选自由FR4、FR5、BT所组成之有机绝缘材料组群之一者。13.如申请专利范围第1项之半导体封装件制法,其中,该晶片系部份外露出该封装胶体。14.如申请专利范围第1项之半导体封装件制法,其中,该晶片相对于该基板之表面上系设置有一散热片。15.如申请专利范围第14项之半导体封装件制法,其中,该散热片系部份外露出该封装胶体。16.如申请专利范围第1项之半导体封装件制法,其中,该晶片系以覆晶(Flip Chip)方式电性连接至该基板。17.如申请专利范围第1项之半导体封装件制法,其中,该晶片系以焊线(Wire Bonding)方式电性连接至该基板。18.如申请专利范围第1项之半导体封装件制法,其中,该半导体封装件系为一球栅阵列(BGA)半导体封装件。19.一种半导体封装件制法,系包括以下步骤:制备多数个基板,该基板之长宽尺寸系等于该半导体封装件之预定长宽尺寸,且每一基板上均设置有至少一晶片,同时亦制备一金属承载件,该金属承载件上系具有多数个开口,且每一开口之角缘位置上系具有一截角区域,俾使该开口上两相对截角区域间之距离略大于该基板上两相对角缘间之距离;将该多数个基板分别藉该开口上之截角区域而定位于其对应之开口中,同时封盖该基板与该金属承载件间之间隙,而使该间隙不致贯通该金属承载件;进行模压制程,以于每一开口上均分别形成用以包覆该晶片的封装胶体,俾使该基板、晶片、与封装胶体形成一封装单元,其中,该封装胶体所覆盖面积的长宽尺寸系大于该开口的长宽尺寸;进行脱模步骤;分离该封装单元与该金属承载件;以及沿该封装单元中之基板边缘位置进行切割,以制得多数个半导体封装件。20.如申请专利范围第19项之半导体封装件制法,其中,该金属承载件系为一铜(Cu)材料。21.如申请专利范围第19项之半导体封装件制法,其中,该金属承载件之表面系镀有一与该封装胶体不易黏着的金属镀层。22.如申请专利范围第21项之半导体封装件制法,其中,该金属镀层系选自由金(Au)、镍(Ni)、铬(Cr)所组成之组群之其中一者。23.如申请专利范围第19项之半导体封装件制法,其中,该制法复包括于脱模步骤后在该多数个基板上未设置晶片之表面植接多数个焊球。24.如申请专利范围第19项之半导体封装件制法,其中,该开口上两相对截角区域间之距离系较该基板上两相对角缘间之距离略大0.1mm至0.2 mm。25.如申请专利范围第19项之半导体封装件制法,其中,该开口上两相对截角区域间之距离较佳系较该基板上两相对角缘间之距离略大0.1 mm。26.如申请专利范围第19项之半导体封装件制法,其中,该基板系藉该开口上之截角区域而将该基板嵌合(Embedded)定位于该开口中。27.如申请专利范围第19项之半导体封装件制法,其中,该截角区域系为一三角形。28.如申请专利范围第19项之半导体封装件制法,其中,该截角区域系为一矩形。29.如申请专利范围第19项之半导体封装件制法,其中,该截角区域系为一圆弧形。30.如申请专利范围第19项之半导体封装件制法,其中,封盖该基板与该承载件间之间隙的方式系于该间隙中填充一胶料。31.如申请专利范围第19项之半导体封装件制法,其中,封盖该基板与该承载件间之间隙的方式系于该基板与该承载件上贴置至少一封盖该间隙的胶片(Tape),且该胶片系可于脱模程序后去除。32.如申请专利范围第19项之半导体封装件制法,其中,用以形成该封装胶体之模穴(Cavity)的投影长宽尺寸系大于该开口的长宽尺寸。33.如申请专利范围第19项之半导体封装件制法,其中,该晶片系部份外露出该封装胶体。34.如申请专利范围第19项之半导体封装件制法,其中,该晶片相对于该基板之表面上系设置有一散热片。35.如申请专利范围第34项之半导体封装件制法,其中,该散热片系部份外露出该封装胶体。36.如申请专利范围第19项之半导体封装件制法,其中,该晶片系以覆晶(Flip Chip)方式电性连接至该基板。37.如申请专利范围第19项之半导体封装件制法,其中,该晶片系以焊线(Wire Bonding)方式电性连接至该基板。38.如申请专利范围第19项之半导体封装件制法,其中,该半导体封装件系为一球栅阵列(BGA)半导体封装件。图式简单说明:第1A至1K图系本发明之半导体封装件制法的第一实施例流程图;第2图系本发明另一封盖基板与承载件间之间隙的方法;第3图系本发明再一封盖基板与承载件间之间隙的方法;第4A至4J图系本发明之第二实施例流程图;第5图系本发明之第三实施例的剖视图;第6图系本发明之第四实施例的剖视图;第7图系本发明之第五实施例的剖视图;第8图系本发明之第六实施例的剖视图;第9A及9B图系本发明之截角区域的其他实施例示意图;第10图系习知球栅阵列半导体封装件的剖视图;以及第11及12图系习知球栅阵列半导体封装件需增大基板尺寸以进行模压制程之尺寸示意图。 |
