| 主权项 |
1.一种电路,包含: 一离散时间FIR(有限脉冲响应)滤波器,包含n个乘法 器单元用以实施一滤波器响应 ,i=0,1,......,n-1,其中 t为一时间指标;该FIR滤波器将输入电压x(t)之一离 散时间序列滤波以提供一系列之滤波后的输出电 压z(t),其中 ;以 及 一资料产生器,用以提供一离散时间序列之所欲电 压d(t),t=1,2,......,T; 其中就t=1,2,......,T,该滤波器响应满足一更新关系: ,i=0,1......,n-1,其中与K为纯量,及sgn{ }代表正负符 号。 2.如申请专利范围第1项所述之电路,其中每一乘法 器单元包含一电压对电流变换器与一电流操纵数 位对类比变换器。 3.如申请专利范围第1项所述之电路,其中该等电压 x(t)、z(t)与d(t)为差别电压。 4.一种电路,包含: 一离散时间FIR(有限脉冲响应)滤波器,用以将一离 散时间输入序列之电压x(t)滤波,其中t为一离散时 间指标,以就t=1,2,......,T提供代表 之电压,其中 为n个以t为指数的权数,而i=0,1,......,n-1; 一资料产生器,用以提供一离散时间序列之所欲电 压d(t),t=1,2,......,T; 一闩锁器电路,用以就t=1,2,......,T提供代表sgn{z(t)- Kd(t)}之电压,其中K为一权数及sgn{ }代表正负符号 函号; 一数位加法器,用以就t=1,2,......,T提供n个代表sgn{d( t)}-sgn{z(t)-Kd(t)}之电压,i=0,1,......,n-1: 一数位乘法器,用以就t=1,2,......,T提供n个代表 之电压 ,i=0,1,......,n-1,其中为一权数; 一数位加法器与一延迟元件,用以就t=1,2,......,T提 供代表之 之n个电压至该FIR滤波器,i=0,1,......,n-1,使得就t=1,2, ......,T,当i=0,1,......,n-1,权数 可 由 得到。 5.如申请专利范围第4项所述之电路,该FIR滤波器包 含n个乘法器单元,每一乘法器单元以乘法器单元(i )代表,i=0,1,......,n-1,而每一乘法器单元(i),i=0,1,..... .,n-1,系包含: 一电压对电流变换器(i),用以提供代表电压x(t-i)之 电流IVC(i)作为输出;以及 一电流操纵数位对类比变换器(i),用以将一部分之 IVC(i)分流,以在时间t 提供代表 之电流作为输出。 6.如申请专利范围第5项所述之电路,进一步包含: 一乘法器单元,包含: 一电压对电流变换器,用以提供代表电压d(t)之一 电流IVC作为输出;以及 一电流操纵数位对类比变换器,用以将一部分之IVC 分流,以在时间t提供代表Kd(t)之电流作为输出。 7.如申请专利范围第4项所述之电路,其中该等电压 x(t)、z(t)与d(t)为差别电压。 8.一种电脑系统,包含: 一线路板,其包含有一第一传输线与一第二传输线 ;以及 一接收器,耦合于该等第一传输线与第二传输线, 该接收器包含: 一离散时间FIR(有限脉冲响应)滤波器,其包含n个乘 法器单元,用以实施一滤波器响应 i=0,1,......,n-1,其 中t为一时间指标;该FIR滤波器将输入电压x(t)之一 离散时间序列滤波以提供一系列之滤波后输出电 压z(t),其中 以及 一资料产生器,用以提供一离散时间序列之所欲电 压d(t),t=1,2........T; 其中就t=1,2,......,T,该滤波器响应满足一更新关系: ,i=0,1,......,n-1,其中与K为纯量,而sgn{ }代表正负 符号。 9.如申请专利范围第8项所述之电脑系统,其中每一 乘法器单元包含一电压对电流变换器与一电流操 纵数位对类比变换器。 10.如申请专利范围第8项所述之电脑系统,其中该 等电压x(t)、z(t)与d(t)为差别电压。 图式简单说明: 第1图为一伺服器系统之高阶抽象呈现,显示电路 板间经由背板间之发信。 第2a图为二传输线上之差动发信。 第2b图显示代表第2a图之传输线上的差动发信之典 型电压图。 第3图显示一有限脉冲响应(FIR)滤波器或延迟线。 第4图显示于高阶功能位准之电路用于施作此专利 所教习之适应性等化技术。 第5图显示于高阶功能位准之电路用于施作第4图 之电路的类比领域中之乘法。 第6图为就2位元乘法器权数之特殊情形更详细地 显示第5图之电路。 第7图为可用于第4图之电路的差动闩锁器的电路 。 第8图为一流程图显示用于校准第4图之电路所使 用的标度因数。 第9图显示于高阶功能位准之电路用于施作第4图 之适应性等化器的第8图之校准方法。 第10图显示于高阶功能位准之电路用于施作广泛 类别之适应性等化器的第8图之校准方法。 |
