| 主权项 |
1.一种阻抗调整电路,用以取得在接收侧半导体装 置上所内藏的终端电阻,和传送线路间之阻抗整合 , 其特征在于: 在上述接收侧半导体装置外部上,附加了具有和传 送线路之阻抗値成比例之第1电阻値之参考电阻, 而以具有第2电阻値之电阻元件和MOS电晶体之ON电 阻来构成上述终端电阻, 并参照上述参考电阻,来调整上述终端电阻。 2.如申请专利范围第1项所述的阻抗调整电路,其中 包括: 参考电压产生装置,即使在电源电压变动、温度变 动、制造偏差产生之时,亦产生一定之参考电压; 升压/降压装置,将上述参考电压升压或降压,来产 生基准电压; 外部电阻连接装置,将一边被连接至电源电压之上 述参考电阻之另一边,偏压在基准电压,而产生流 过该参考电阻之基准电流; 第1镜电路装置,使用具有上述第2电阻値之电阻元 件和被偏压至线性区域之MOS电晶体之ON电阻之合 成电阻(=参考电阻),来产生和上述基准电流相同的 第1电流;以及 第2镜电路装置,使用和上述MOS电晶体与电阻元件 之组合相同形状之终端电阻,当作上述传送线路之 上拉电阻来使用,并使用该终端电阻,产生和上述 基准电流与上述第1基准电流相同的第2电流。 3.如申请专利范围第1项所述的阻抗调整电路,其中 包括: 参考电压产生装置,即使在电源电压变动、温度变 动、制造偏差产生之时,亦产生一定之参考电压; 升压/降压装置,将上述参考电压升压或降压,来产 生基准电压; 外部电阻连接装置,将一边被连接至地之上述参考 电阻之另一边,偏压在基准电压,而产生流过该参 考电阻之基准电流; 第1镜电路装置,使用具有上述第2电阻値之电阻元 件和被偏压至线性区域之MOS电晶体之ON电阻之合 成电阻(=参考电阻),来产生和上述基准电流相同的 第1电流;以及 第2镜电路装置,使用和上述MOS电晶体与电阻元件 之组合相同形状之终端电阻,当作上述穿传送线路 之下拉电阻来使用,并使用该终端电阻,来产生和 上述基准电流与上述第1基准电流相同的第2电流 。 4.如申请专利范围第1项所述的阻抗调整电路,其中 包括: 参考电压产生装置,即使在电源电压变动、温度变 动、制造偏差产生之时,亦产生一定之参考电压; 升压/降压装置,将上述参考电压升压或降压,而产 生基准电压; 位移装置,将差动输入信号之各电压准位与上述基 准电压,在既定之输入范围内,来位移; 共通电位抽出装置,从上述位移后之差动输入信号 之各电压准位,来抽出共通电位; 外部电阻连接装置,将一边被连接至电源电压之上 述参考电阻之另一边,偏压在基准电压,而产生流 过该参考电阻之基准电流; 差动电路装置,按照上述共通电位和上述基准电压 之差,来产生对应至共通电位之电流,和对应至基 准电压之电流; 共通侧电流镜装置,产生和对应至上述基准电压之 电流相同的第1电流; 镜电路装置,产生为了反映上述共通电位之变动之 对应至上述基准电压之电流与第1电流相同的第2 电流,并产生为了反映上述传送线路之阻抗値之变 动之上述基准电流之1/2之第3电流,而即使在共通 电位与传送线路之阻抗値变动之时,具有第2电阻 値之电阻元件和被偏压至线性区域之MOS电晶体之 ON电阻之合成电阻,亦经常成为固定地,来调整该MOS 电晶体之偏压电压;以及 输入阻抗电路装置,将和上述电阻元件与MOS电晶体 之ON电阻之组合相同形状之终端电阻,当作上述传 送线路之上拉电阻来使用。 5.如申请专利范围第2、3、或4项所述的阻抗调整 电路,其中,其构造为藉由从外部来接受并取得满 足「参考电压=基准电压」之电压,以削除上述参 考电压产生装置及上述升压/降压装置。 6.一种阻抗调整电路,用以取得在接收侧半导体装 置上所内藏的终端电阻,和传送线路之间之阻抗整 合, 其特征在于: 在上述接收侧半导体装置外部上,附加了具有和传 送线路之阻抗値成比例之第1电阻値之参考电阻; 而以MOS电晶体之ON电阻来构成上述终端电阻; 并参照上述参考电阻,来调整上述终端电阻; 上述阻抗调整电路包括: 参考电压产生装置,即使在电源电压变动、温度变 动、制造偏差产生之时,亦产生一定之参考电压; 升压/降压装置,将上述参考电压升压或降压,而产 生基准电压; 外部电阻连接装置,将一边被连接至电源电压之上 述参考电阻之另一边,偏压在基准电压,而产生流 过该参考电阻之基准电流; 第1镜电路装置,使用被偏压至线性区域之MOS电晶 体之ON电阻(=参考电阻),来产生和上述基准电流相 同的第1电流;以及 第2镜电路装置,使用和上述MOS电晶体相同形状之 终端电阻,当作上述传送线路之上拉电阻来使用, 并使用该终端电阻,来产生和上述基准电流和上述 第1基准电流相同的第2电流。 7.如申请专利范围第6项所述的阻抗调整电路,其中 ,其构造为藉由从外部来接受并取得满足「参考电 压=基准电压」之电压,以削除上述参考电压产生 装置及上述升压/降压装置。 图式简单说明: 第1图系为了说明有关于本发明之阻抗调整电路之 概念图。 第2图系表示有关于本发明之阻抗调整电路之实施 例1之构造图。 第3图系表示有关于本发明之阻抗调整电路之实施 例2之构造图。 第4图系表示有关于本发明之阻抗调整电路之实施 例3之构造图。 第5图系表示共通电位V(3)和基准电压Vc之关系图。 第6图系表示偏压电压V(8)之变动之样子之图。 第7图系为了说明有关本发明之阻抗调整电路之概 念之图。 第8图系表示有关于本发明之阻抗调整电路之实施 例4之构造图。 第9图系表示有关于本发明之阻抗调整电路之实施 例5之构造图。 第10图系表示习知之资料传送系统之构造图。 第11图系表示抑制了上述反射之资料传送系统之 构造图。 |
