发明名称 | 在高低拓朴区域上形成布线层的方法和集成电路 | ||
摘要 | 一种在具有高、低拓朴区域的集成电路上形成布线层的方法,该方法包括以下步骤:在该低拓朴区域,而非该高拓朴区域上,形成一下布线层;接着在至少该低拓朴区域形成一绝缘层;然后在该低拓朴区域和该高拓朴区域上形成一上布线层。本发明还涉及一种集成电路形成的方法及一种集成电路。 | ||
申请公布号 | CN1229861C | 申请公布日期 | 2005.11.30 |
申请号 | CN99120355.0 | 申请日期 | 1999.09.22 |
申请人 | 三星电子株式会社 | 发明人 | 权喆纯;张主源;崔庸培 |
分类号 | H01L21/768;H01L21/28 | 主分类号 | H01L21/768 |
代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波 |
主权项 | 1.一种在具有高低拓朴区域的集成电路上形成布线层的方法,该方法包括以下步骤:在该低拓朴区域,而非该高拓朴区域上,形成一下布线层,从而在低拓扑区域和高拓扑区域之间的高低差异超过1μm的情况下,仅仅通过在低拓扑区域的该下布线层减小了该高低差异以满足光蚀期间足够的光刻边界,使得该低拓朴区域中的下布线层间距能够满足纯逻辑电路的设计规则;接着至少在该下布线层上形成一绝缘层;然后在上述在低拓朴区域,而非高拓朴区域上形成一下布线层的步骤中已经减小了高低差异的该低拓朴区域和该高拓朴区域上形成一上布线层。 | ||
地址 | 韩国京畿道 |