发明名称 | 快速存储器改写电路及改写方法 | ||
摘要 | 本发明揭示一种快速存储器改写电路、IC卡片用LSI、IC卡片、快速存储器改写方法及快速存储器改写程序。IC卡片用LSI(40),在半导体芯片上将CPU(11),RAM(12),ROM(13),快速存储器(14),协同处理器(15),RANDOM(16),及快速存储器改写电路(1)进行集成化,又在半导体芯片的周边部配上使端子(61,62,…,65)与数据相互沟通的接合基座的端子基座(21,22,…,25)。快速存储器改写电路(1),按照来自CPU(11)的快速存储器(14)的改写指令,将改写的指定字节的数据保存到RAM(12)。然后,把快速存储器(14)内的指定字节以外的页面的数据送入RAM(12)。此后,将在RAM(12)中准备的新的页面数据写入快速存储器(14)中。提供以1步就可进行快速存储器的字节单位的改写的IC卡片。 | ||
申请公布号 | CN1228785C | 申请公布日期 | 2005.11.23 |
申请号 | CN02143947.8 | 申请日期 | 2002.09.26 |
申请人 | 株式会社东芝 | 发明人 | 森修三 |
分类号 | G11C16/06 | 主分类号 | G11C16/06 |
代理机构 | 上海专利商标事务所有限公司 | 代理人 | 孙敬国 |
主权项 | 1.一种快速存储器改写电路,是一种使CPU,快速存储器,RAM分别通过总线相互连接的电路,其特征在于,包括从所述CPU接受所述快速存储器的改写指令,将改写页面的指定字节的数据保存到所述RAM的改写数据控制电路,进行所述CPU的等待的发生和解除的等待控制电路,将所述快速存储器内的所述指定字节以外的所述页面的数据从所述快速存储器送入所述RAM,在所述RAM准备新的页面数据的页面数据控制电路,以及将所述RAM中准备的新的页面数据写入所述快速存储器的数据设置控制电路。 | ||
地址 | 日本东京 |