发明名称 |
非易失性半导体存储装置的编程方法 |
摘要 |
提供可以对双存储单元适当地进行数据编程动作的非易失性半导体存储装置的编程方法。是对双存储单元(i)的存储元件108B进行数据编程的方法。将字线WL1设定为编程用字线选择电压(1V),将控制门CG[i+1]设定为编程用控制门电压(5.5V),将控制门CG[i]设定为过载电压(2.5V),将位线BL[i+1]设定为编程用位线电压(5V),将位线BL[i]与恒流源404连接。 |
申请公布号 |
CN1228784C |
申请公布日期 |
2005.11.23 |
申请号 |
CN02119173.5 |
申请日期 |
2002.05.10 |
申请人 |
精工爱普生株式会社;哈罗LSI设计及装置技术公司 |
发明人 |
金井正博;龟井辉彦 |
分类号 |
G11C16/02;G11C16/10;H01L21/8247 |
主分类号 |
G11C16/02 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
刘宗杰;叶恺东 |
主权项 |
1.一种排列多个具有利用1个字门和第1、第2控制门控制的第1、第2非易失性存储元件的双存储单元,在上述字门与1条字线连接的相邻的3个双存储单元i-1、i、i+1中,将数据对上述双存储单元i的上述第2非易失性存储元件进行编程的方法,其特征在于:将上述字线设定为编程用字线选择电压,将上述双存储单元i的上述第2控制门和上述双存储单元i+1的上述第1控制门设定为编程用控制门电压,将上述双存储单元i-1的上述第2控制门和上述双存储单元i的上述第1控制门设定为过载电压,将与上述双存储单元i的上述第2非易失性存储元件和上述双存储单元i+1的上述第1非易失性存储元件共同连接的位线设定为编程用位线电压,将与上述双存储单元i-1的上述第2非易失性存储元件和上述双存储单元i的上述第1非易失性存储元件共同连接的位线与恒流源连接,上述编程用字线选择电压设定为可以使在包含编程的上述非易失性存储元件的上述双存储单元的源极-漏极间流过比在上述恒流源中流过的电流大的电流的高电压。 |
地址 |
日本东京都 |