高电压自定位MOS元件的集成

摘要

本发明涉及一种方法，该方法用于在一n阱CMOS制造工艺中将一高电压NMOS晶体管分别与一低电压NMOS晶体管及一低电压PMOS晶体管集成在一起，其仅须在一常规CMOS制造工艺中增加两个附加制造工艺步骤：(i)一掩模步骤，及(ii)一离子注入步骤，其中离子注入步骤用于在衬底(1)中形成高电压MOS晶体管的一掺杂沟道区(31)，该沟道区自定位于高电压MOS晶体管栅极区(25)的边缘。离子注入(35)通过掩模(33)在一相对于衬底表面法线倾斜一角度(α)的方向上进行，由此生成部分位于高电压MOS晶体管栅极区之下的掺杂沟道区。

主权项

1.一种用于将一高电压NMOS晶体管分别与一低电压NMOS晶体管及一低电压PMOS晶体管集成在一起的方法，其包括下列步骤：提供一半导体衬底(1)；利用离子注入在该衬底中形成所述高电压NMOS晶体管及所述低电压PMOS晶体管的n阱区(9)；利用离子注入在该衬底中形成所述低电压NMOS晶体管的一p阱区(17)；在该衬底中形成隔离区(19)，以在横向上对所述晶体管进行相互隔离并在所述高电压NMOS晶体管中界定一电压分布区；通过下列方式分别生成所述高电压NMOS晶体管及所述低电压NMOS及PMOS晶体管的栅极区(25，27，29)：在所述衬底上形成一相应的薄栅极氧化物(21)；在其上沉积一层导电性或半导电性材料；将所述层图案化以形成相应的栅极区，使高电压NMOS晶体管的栅极区部分地形成于界定所述电压分布区的所述隔离区之上；在所述衬底中形成所述高电压NMOS晶体管的一p型掺杂沟道区(31)，其自定位于所述高电压NMOS晶体管栅极区的边缘；通过生成离子注入p+区形成所述低电压PMOS晶体管的源极区(39)及漏极区(41)；及通过生成离子注入n+区形成所述高电压及低电压NMOS晶体管的源极区(49，45)及漏极区(51，47)，其中所述高电压NMOS晶体管的源极区生成于所述p型掺杂沟道区内，该方法的特征在于：在所述衬底中形成所述高电压NMOS晶体管一p型掺杂沟道区的步骤通过经由一掩模(33)进行离子注入(35)的方式实施，其中该p型掺杂沟道区自定位于所述高电压NMOS晶体管栅极区的边缘，所述离子注入在一相对于所述衬底表面法线倾斜一角度的方向上进行，由此生成部分位于所述高电压NMOS晶体管栅极区之下的所述p型掺杂沟道区。