发明名称 |
半导体装置和电子装置 |
摘要 |
本发明的一个目的是提供一种在半导体集成电路中形成进一步微小的栅电极的技术。根据本发明,当抗蚀剂掩膜缩减时,刻蚀导电膜以使具有梯形剖面的栅导线具有能够和上层导线电连接的宽度,和使从栅导线处分叉的栅电极的剖面具有仅包含三个内角的形状,该形状典型的为三角形;这样,可以实现1um或更小的栅宽。根据本发明,可以实现ON电流的增加和获得高速操作(典型的,CMOS电路或NMOS电路)的电路。 |
申请公布号 |
CN1700414A |
申请公布日期 |
2005.11.23 |
申请号 |
CN200510073909.0 |
申请日期 |
2005.05.23 |
申请人 |
株式会社半导体能源研究所 |
发明人 |
桑原秀明 |
分类号 |
H01L21/00;H01L29/786;G02F1/1368;G09G3/38 |
主分类号 |
H01L21/00 |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
刘红;梁永 |
主权项 |
1.一种半导体装置,包括:多个TFT,每个TFT包括在绝缘表面上形成的半导体层、在半导体层上形成的绝缘膜、在绝缘膜上形成的栅电极。其中半导体层具有与栅电极重叠的沟道形成区域、与栅电极部分重叠的低浓度杂质区域、和高浓度杂质区域,和其中和沟道形成区域重叠的部分栅电极具有仅包括三个内角的剖面形状。 |
地址 |
日本神奈川县厚木市 |