双环路PLL

摘要

一种双环路PLL，具有频率比较环路和相位比较环路，在升降计数器(8)中，输入控制电路(30)在从频率比较器(7)接受了UP信号的情况下输出上次的加减运算值的2分之1的正值，在接受了DOWN信号的情况下输出上次的加减运算值的2分之1的负值。寄存器(33)存储计数值。加法运算器(31)对上述输入控制电路(30)的输出与寄存器(33)的输出进行加法运算。因而，升降计数器(8)以上次的加减运算值的2分之1的值进行上下计数，由于双环路PLL能进行2分探查方式的频率比较，故即使是输出频率高的情况，也能高效地进行频率比较，缩短了锁定时间。

主权项

1.一种双环路PLL，该双环路PLL具有频率比较环路和相位比较环路，上述频率比较环路具有频率比较器，上述相位比较环路具有相位比较器、配置在上述相位比较器后级的充电泵、配置在上述充电泵后级的环路滤波器、以及配置在上述环路滤波器后级的电压控制振荡器，其特征在于：在上述频率比较环路中具备：上述频率比较器；接受来自上述频率比较器的比较结果，使计数值上升或下降的升降计数器；以及接受上述升降计数器的计数值并根据该计数值使输出频率变化的电压控制振荡器，上述升降计数器具有：存储计数值的寄存器；根据来自上述频率比较器的比较结果，输出上次的加减运算值的2分之1的正值或负值的输入控制电路；以及对上述寄存器的计数值与上述输入控制电路的输出进行加法运算的加法运算器，在上述频率比较环路中，利用2分探查方式进行基准频率与输出频率的频率比较。