具有低触发电压特性的静电放电保护组件结构

摘要

具有低触发电压特性的静电放电保护组件结构，含有第一导电型基底；设于该基底上的第二导电型第一MOS晶体管，其包含有第一栅极及设于栅极下方的氧化层，分别设于第一栅极两侧的基底中的第二导电型的第一重掺杂区和第二导电型的第二重掺杂区；设于该基底上的第二导电型第二MOS晶体管，其包含有第二栅极、设于该第二栅极下方的第二栅极氧化层，分别设于第二栅极两侧的基底中的第二导电型的第三重掺杂区及第二导电型的第四重掺杂区；及至少一设于该第一栅极与该第二栅极之间的浮置栅极MOS晶体管，并由该第二重掺杂区予该第一MOS晶体管及该第三重掺杂区与该第二MOS晶体管串接，该基底上设有浮置栅极氧化层，该氧化层上设有浮置栅极。

主权项

1.具有低触发电压特性的静电放电保护组件结构，其特征在于，包含有：一第一导电型基底；一设于该基底上的第二导电型第一MOS晶体管，该第一MOS晶体管包含有一第一栅极、设于该第一栅极下方的第一栅极氧化层，第二导电型的第一重掺杂区，设于该第一栅极一侧的所述的基底中，以及第二导电型的第二重掺杂区，设于该第一栅极另一侧的所述的该基底中；一设于该基底上的第二导电型第二MOS晶体管，该第二MOS晶体管包含有一第二栅极、设于该第二栅极下方的第二栅极氧化层，第二导电型的第三重掺杂区，设于该第二栅极一侧的该基底中，以及第二导电型的第四重掺杂区，设于该第二栅极另一侧的该基底中；以及至少一浮置栅极MOS晶体管，包含有一浮置栅极氧化层设于该基底上，以及一浮置栅极设于该浮置栅极氧化层上，该浮置栅极MOS晶体管设于该第一栅极与该第二栅极之间，并由该第二重掺杂区予该第一MOS晶体管串接，而由该第三重掺杂区与该第二MOS晶体管相连接。