| 主权项 |
1.一种电子元件之制造方法,其特征为具备积层体形成制程,该积层体形成制程包含以下制程:于基材上形成特定图型之第1导电层的制程;于该第1导电层上形成氮浓度为2原子%以上之以氮氧化矽为主成分构成之绝缘层的制程;及于该绝缘层上形成第2导电层的制程。2.如申请专利范围第1项之电子元件之制造方法,其中除上述积层体形成制程以外,另包含:对该形成之积层体施予退火处理的制程。3.如申请专利范围第2项之电子元件之制造方法,其中上述退火处理为伴随着加热之热退火处理。4.如申请专利范围第2或3项之电子元件之制造方法,其中上述退火处理系于水蒸气环境下进行。5.如申请专利范围第2或3项之电子元件之制造方法,其中藉由上述退火处理使上述绝缘层之氮浓度下降至0.5原子%以下。6.如申请专利范围第1或3项之电子元件之制造方法,其中形成上述第1导电层之制程,系包含:于基材上形成相对融点较低之低融点导电层的制程;及于该低融点导电层上形成相对融点较高之第1高融点导电层的制程。7.如申请专利范围第1或3项之电子元件之制造方法,其中形成上述第1导电层之制程,系包含:于基材上形成相对融点较高之第1高融点导电层的制程;于该第1高融点导电层上形成相对融点较低之低融点导电层的制程;及于该低融点导电层上形成较上述低融点导电层之融点相对高之第2高融点导电层的制程。8.如申请专利范围第6项之电子元件之制造方法,其中上述低融点导电层为以铝为主成分的层,上述第2高融点导电层为高纯度金属、金属氮化物或金属氧化物之中之任一。9.如申请专利范围第1或3项之电子元件之制造方法,其中于形成上述绝缘层之制程中,系将上述绝缘层之层厚形成为大于上述第1导电层之层厚。10.一种半导体装置之制造方法,其特征为具备积层体形成制程,该积层体形成制程包含以下制程:于基材上形成半导体层的制程;于该半导体层上形成闸极绝缘层的制程;于该闸极绝缘层上形成特定图型之闸极的制程;于该闸极上形成氮浓度为2原子%以上之以氮氧化矽为主成分构成之层间绝缘层的制程;及于该层间绝缘层上形成导电层的制程。11.如申请专利范围第10项之半导体装置之制造方法,其中除上述积层体形成制程以外,另包含:对该形成之积层体施予退火处理的制程。图式简单说明:图1:本发明半导体装置之一实施形态之断面模式图。图2:比较例之半导体装置之一实施形态之断面模式图。图3:图1之半导体装置之一变形例之断面模式图。图4:图1之半导体装置之制程之模式断面图。图5:接续图4之半导体装置之制程之模式断面图。图6:接续图5之半导体装置之制程之模式断面图。图7:接续图6之半导体装置之制程之模式断面图。图8:退火处理后之半导体装置之制程之模式断面图。 |
