| 主权项 |
1.一种电源开启重置电路,用以于电源开启初时产生一重置讯号,该电源开启重置电路包括:一调整电路,用以接收并调整一时脉讯号以输出一控制讯号,其中该控制讯号之最低准位被限制于一预定准位以上;一充放电单元,具有一电容装置,该充放电单元耦接至该调整电路,用以接收并依据该控制讯号以决定是否对该电容装置进行充/放电,并且输出该电容装置之一储存电压;以及一输出电路,耦接至该充放电单元,用以接收该储存电压并且输出该重置讯号,其中该输出电路系依该储存电压是否达到该输出电路之临界电压而决定致能/禁能该重置讯号;其中该调整电路藉由调整该控制讯号之波形与最低准位,以决定使该充放电单元进行充/放电之工作周期比(duty cycle)。2.如申请专利范围第1项所述之电源开启重置电路,更包括:一受控开关,具有第一连接端、第二连接端以及控制端,用以依照其控制端所接收之该重置讯号决定是否将其第一连接端所接收之该时脉讯号导接至其第二连接端以输出至该调整电路。3.如申请专利范围第1项所述之电源开启重置电路,其中该受控开关系一传输闸。4.如申请专利范围第1项所述之电源开启重置电路,其中该调整电路包括:一整波电路,用以将所接收之该时脉讯号加以整波(shaping)以输出该控制讯号;以及一第一钳位电路,耦接至该整波电路,用以限制该控制讯号之最低准位于该预定准位以上。5.如申请专利范围第4项所述之电源开启重置电路,其中该整波电路包括:一第一电晶体,该第一电晶体之闸极接收该时脉讯号,该第一电晶体之第一源/汲极耦接一第一电压,该第一电晶体之第二源/汲极输出该控制讯号;一第二电晶体,该第二电晶体之闸极接收该时脉讯号,该第二电晶体之第一源/汲极耦接该第一电晶体之第二源/汲极,该第二电晶体之第二源/汲极耦接该第一钳位电路;以及一第一电容,该第一电容之一端耦接该第一电压,该第一电容之另一端耦接该第一电晶体之第二源/汲极。6.如申请专利范围第5项所述之电源开启重置电路,其中该第一电晶体系为P型电晶体,该第二电晶体系为N型电晶体。7.如申请专利范围第5项所述之电源开启重置电路,其中该第一电压系为系统电压。8.如申请专利范围第4项所述之电源开启重置电路,其中该第一钳位电路包括:一第三电晶体,该第三电晶体之闸极与第一源/汲极耦接至该整波电路;以及一第四电晶体,该第四电晶体之闸极接收该时脉讯号,该第四电晶体之第一源/汲极耦接至该第三电晶体之第二源/汲极,该第四电晶体之第二源/汲极耦接至一第二电压。9.如申请专利范围第8项所述之电源开启重置电路,其中该第一钳位电路更包括:一第二电容,该第二电容之一端接收该时脉讯号,该第二电容之另一端耦接该第二电压。10.如申请专利范围第8项所述之电源开启重置电路,其中该第二电压系为接地电压。11.如申请专利范围第1项所述之电源开启重置电路,其中该充放电单元包括:一第五电晶体,该第五电晶体之闸极接收该控制讯号,该第五电晶体之第一源/汲极耦接至一第一电压;一第六电晶体,该第六电晶体之闸极耦接该第一电压,该第六电晶体之第一源/汲极耦接至该第五电晶体之第二源/汲极,该第六电晶体之第二源/汲极耦接一第二电压;以及一第三电容,该第三电容之第一端耦接该第五电晶体之第二源/汲极并且输出该储存电压,该第三电容之第二端耦接该第二电压。12.如申请专利范围第1项所述之电源开启重置电路,其中该输出电路系包括至少一反相器。13.如申请专利范围第1项所述之电源开启重置电路,更包括:一低压重置电路,接收该重置讯号以及该储存电压,用以当一系统电压降低至一预定率位以下时提供一电性路径,使该电容装置进行放/充电以回复其初始状态。14.如申请专利范围第13项所述之电源开启重置电路,其中该低压重置电路包括:一第七电晶体,该第七电晶体之闸极接收该重置讯号,该第七电晶体之第一源/汲极耦接至该第三电容之第一端;一第八电晶体,该第八电晶体之闸极接收该第一电压,该第八电晶体之第一源/汲极耦接该第七电晶体之第二源/汲极;一第九电晶体,该第九电晶体之第一源/汲极耦接至该第三电容之第一端,该第九电晶体之第二源/汲极耦接至一第二电压;一缓冲器,该缓冲器之输入端耦接该第八电晶体之第二源/汲极,该缓冲器之输出端耦接该第九电晶体之闸极;以及一第二钳位电路,该钳位电路之第一端耦接该第八电晶体之第二源/汲极,该钳位电路之第二端耦接该第二电压。15.如申请专利范围第14项所述之电源开启重置电路,其中该第七电晶体与第八电晶体系为P型电晶体,并且该第九电晶体系为N型电晶体。16.如申请专利范围第14项所述之电源开启重置电路,其中该第二钳位电路系由多数个二极体串接组成。17.如申请专利范围第14项所述之电源开启重置电路,其中该第一电压系为系统电压,并且该第二电压系为接地电压。图式简单说明:图1A是传统电源开启重置电路。图1B是美国专利公告第2001/0028263号中揭露之电源开启重置电路。图1C是美国专利第6388479号「Oscillator based power-on-reset circuit」中所揭露的一种电源开启重置电路。图1D是美国专利第5386152号「Power-on reset circuitresponsive to a clock signal」中所揭露的一种电源开启重置电路。图2是各种习知电路与本发明实施例所分别产生之重置讯号时序图。图3A是依照本发明较佳实施例所绘示的一种电源开启重置电路图。图3B是依照本发明较佳实施例所绘示的一种低压重置电路。图4是依照本发明较佳实施例所绘示之一种电源开启重置电路图。图5是依照本发明较佳实施例所绘示之另一种电源开启重置电路图。图6是图5中电源开启重置电路之模拟讯号时序图。图7是图5中电源开启重置电路于电源突然暂时降压的情况下之模拟讯号时序图。 |
