乘法器

摘要

本发明之课题，系使用MOS电晶体之传统乘法器为了补偿偏压变动等而必须在输出部等附加复杂之补正用电路而使电路规模增大及消耗电力增加之问题。本发明之乘法器具有NMOS电晶体(3、4、5)、以及分别连结于NMOS电晶体(3、4、5)之闸极的定电压源(6、9、12)，定电压源(9)之电压值及定电压源(12)之电压值为相同，NNOS电晶体(4)及NMOS电晶体(5)则以相同方式形成。

主权项

1.一种乘法器,其特征为具有: 第1MOS电晶体、 汲极连结于前述第1MOS电晶体之源极的第2MOS电晶 体、 汲极连结于前述第1MOS电晶体之源极的第3MOS电晶 体、 连结于前述第1MOS电晶体之闸极的第1电压源、 连结于前述第2MOS电晶体之闸极的第2电压源、以 及 连结于前述第3MOS电晶体之闸极的第3电压源,且 前述第2MOS电晶体及前述第3MOS电晶体具有大致相 同之汲极电流常数,前述第2电压源之电压値及前 述第3电压源之电压値大致相同,前述第1MOS电晶体 至前述第3MOS电晶体全部为NMOS电晶体或PMOS电晶体 之其中任一种MOS电晶体。 2.如申请专利范围第1项之乘法器,其中 第1MOS电晶体之汲极电流常数为第2MOS电晶体及第3 MOS电晶体之汲极电流常数的大约2倍,第1电压源之 电压値、以及第2电压源及第3电压源之电压値的 电压差为电源电压値之大约一半的电压値。 3.一种乘法器,其特征为具有: 第1MOS电晶体、 汲极连结于前述第1MOS电晶体之源极的第2MOS电晶 体及第3MOS电晶体、 第4MOS电晶体、 汲极连结于前述第4MOS电晶体之源极的第5MOS电晶 体及第6MOS电晶体、 闸极连结于前述第1MOS电晶体之源极的第7MOS电晶 体、 汲极连结于前述第7MOS电晶体之源极且闸极连结于 前述第4MOS电晶体之源极的第8MOS电晶体、 连结于前述第1MOS电晶体之闸极的第1电压源、 连结于前述第2MOS电晶体之闸极的第2电压源、 连结于前述第3MOS电晶体之闸极的第3电压源、 连结于前述第4MOS电晶体之闸极的第4电压源、 连结于前述第5MOS电晶体之闸极的第5电压源、以 及 连结于前述第6MOS电晶体之闸极的第6电压源,且 前述第2电压源之电压値、前述第3电压源之电压 値、前述第5电压源之电压値、及前述第6电压源 之电压値大致相同, 前述第2MOS电晶体及前述第3MOS电晶体具有大致相 同之汲极电流常数,前述第5MOS电晶体及前述第6MOS 电晶体具有大致相同之汲极电流常数,前述第7MOS 电晶体及前述第8MOS电晶体具有大致相同之汲极电 流常数, 前述从第1MOS电晶体至前述第8MOS电晶体全部为NMOS 电晶体或PMOS电晶体之其中任一种MOS电晶体。 4.如申请专利范围第3项之乘法器,其中 第1MOS电晶体之汲极电流常数为第2MOS电晶体及第3 MOS电晶体之汲极电流常数的大约2倍,第4MOS电晶体 之汲极电流常数为第5MOS电晶体及第6MOS电晶体之 汲极电流常数的大约2倍,第1电压源之电压値及第4 电压源之电压値之电压差为电源电压値之大约一 半的电压値。 5.一种乘法器,其特征为具有: 第1MOS电晶体、 汲极连结于前述第1MOS电晶体之源极的第2MOS电晶 体、 汲极连结于前述第2MOS电晶体之源极的第3MOS电晶 体及第4MOS电晶体、 第5MOS电晶体、 汲极连结于前述第5MOS电晶体之源极的第6MOS电晶 体、 汲极连结于前述第6MOS电晶体之源极的第7MOS电晶 体及第8MOS电晶体、 闸极连结于前述第1MOS电晶体之源极的第9MOS电晶 体、 汲极连结于前述第9MOS电晶体之源极且闸极连结于 前述第6MOS电晶体之源极的第10MOS电晶体、 闸极连结于前述第5MOS电晶体之源极的第11MOS电晶 体、 汲极连结于前述第11MOS电晶体之源极且闸极连结 于前述第2MOS电晶体之源极的第12MOS电晶体、 连结于前述第1MOS电晶体之闸极的第1电压源、 连结于前述第2MOS电晶体之闸极的第2电压源、 连结于前述第3MOS电晶体之闸极的第3电压源、 连结于前述第4MOS电晶体之闸极的第4电压源、 连结于前述第SMOS电晶体之闸极的第5电压源、 连结于前述第6MOS电晶体之闸极的第6电压源、 连结于前述第7MOS电晶体之闸极的第7电压源、以 及 连结于前述第8MOS电晶体之闸极的第8电压源,且 前述第3电压源之电压値、前述第4电压源之电压 値、前述第7电压源之电压値、及前述第8电压源 之电压値为大致相同, 前述第3MOS电晶体及前述第4MOS电晶体具有大致相 同之汲极电流常数,前述第7MOS电晶体及前述第8MOS 电晶体具有大致相同之汲极电流常数,前述第9MOS 电晶体及前述第10MOS电晶体具有大致相同之汲极 电流常数,前述第11MOS电晶体及前述第12MOS电晶体 具有大致相同之汲极电流常数, 前述第1MOS电晶体至前述第12MOS电晶体全部为NMOS电 晶体或PMOS电晶体之其中任一种MOS电晶体。 6.如申请专利范围第5项之乘法器,其中 第1MOS电晶体及第2MOS电晶体之汲极电流常数为第3 MOS电晶体及第4MOS电晶体之汲极电流常数的大约2 倍,第5MOS电晶体及第6MOS电晶体之汲极电流常数为 第7MOS电晶体及第8MOS电晶体之汲极电流常数的大 约2倍,第1电压源之电压値及第5电压源之电压値大 致相同,第2电压源之电压値及第6电压源之电压値 大致相同,前述第1电压源及前述第5电压源之电压 値、以及前述第2电压源及前述第6电压源之电压 値的电压差为电源电压値之大约一半的电压値。 图式简单说明: 第1图系使用传统MOS电晶体之乘法器实例的电路图 。 第2图系本发明实施形态之乘法器的构成电路图。 第3图系本发明实施形态1之乘法器变形例构成的 电路图。 第4图系本发明实施形态2之乘法器构成的电路图 。 第5图系本发明实施形态2之乘法器变形例构成的 电路图。 第6图系本发明实施形态3之乘法器构成的电路图 。 第7图系本发明实施形态3之乘法器变形例构成的 电路图。