使电信系统中多个信道的数据帧时间对齐的装置和方法

摘要

电信系统中多个信道(CH1，CH2，…CHn)的数据帧以相对解码器(DEC)内部帧结构的公共同步时钟(WR，R/W，RD，T)各自不同的时间偏差到达，可使用三个帧存储器(RAM1，RAM2，RAM3)进行数据帧的时间对齐。数据帧分别写入具有读状态的两个帧存储器(RAM1，RAM2)，并且随公共同步时钟(T)发生而开始进行一个帧存储器(RAM3)的读。进行帧存储器(RAM1，RAM2，RAM3)的读/写状态的循环切换，使得总有两个帧存储器(RAM1，RAM2)处于写状态(WR)而有一个帧存储器(RAM3)处于读状态(RD)。处于读状态的帧存储器(RAM3)与公共同步时钟同步地读出。

主权项

1.一种用于在多个信道上接收连续数据帧的电信系统接收机的时间对齐装置，其中所述信道上的各个数据帧是非时间对齐的，该装置还用于输出对公共同步时钟时间对齐的所有信道的所述数据帧，该装置包含：a)至少有分别用于存储每个信道的一个数据帧的第一、第二和第三读/写帧存储器，该每个帧存储器都具有数据通过输入装置写入该帧存储器的写状态和数据通过输出装置从该帧存储器读出的读状态；以及b)通过与该公共同步时钟同步的第一到第三对齐模式来循环切换这三个帧存储器的一个控制单元，使得b1)在该第一对齐模式下该第一和第二帧存储器处于写状态而该第三帧存储器处于读状态；b2)在该第二对齐模式下该第二和第三帧存储器处于写状态而该第一帧存储器处于读状态；b3)在该第三对齐模式下该第三和第一帧存储器处于写状态而该第二帧存储器处于读状态；b4)其中在每个模式切换后，总是把任何信道新到达的数据帧写入前一模式下处于读状态的帧存储器；以及b5)其中数据帧总是与该公共同步时钟时间对齐地、从处于读状态的帧存储器中读出。