发明名称 |
制造沟槽栅DMOS晶体管的方法 |
摘要 |
本发明提供一种制造一个或多个沟槽DMOS晶体管的方法。在这种方法中,提供与一个或多个沟槽(207)毗邻的一个或多个本体区(204)。所述的一个或多个沟槽被衬以第一绝缘层(206)。第一绝缘层的一部分至少沿着沟槽的上侧壁被除去,从而将露出一部分本体区(204a)。然后,至少在本体区的暴露部分上形成氧化物层(209),从而在毗邻氧化物层的本体区内里面造成多数载流子浓度降低的区域。本体区中的这种多数载流子浓度的修正是有利的,因为能够在不采取比较薄的栅极氧化物层(这会减少产量和开关速度)和本质上不增加穿通的可能性的情况下在DMOS晶体管内建立低的阈电压。 |
申请公布号 |
CN1227722C |
申请公布日期 |
2005.11.16 |
申请号 |
CN01807673.4 |
申请日期 |
2001.03.16 |
申请人 |
通用半导体公司 |
发明人 |
苏根政;石甫渊 |
分类号 |
H01L21/336;H01L29/36;H01L29/10 |
主分类号 |
H01L21/336 |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
关兆辉;谷慧敏 |
主权项 |
1.一种制造一个或多个沟槽DMOS晶体管的方法,该方法包括:提供第一导电类型的基片,在所述的基片上形成所述的第一导电类型的外延层,所述外延层具有比所述基片低的多数载流子浓度;在所述的外延层的上部之内形成第二导电类型区;在所述的外延层内形成众多沟槽,所述的沟槽在第二导电类型的所述区域内定义一个或多个本体区;形成衬垫所述沟槽的第一绝缘层;在与衬垫着所述沟槽的第一绝缘层毗邻的所述沟槽之内提供导电区;至少沿着所述沟槽的上部侧壁将一部分所述的第一绝缘层除去,以致所述本体区的各部分沿着所述的上部侧壁露出;至少对所述本体区的所述的暴露部分进行氧化处理,以形成氧化物层,所述氧化步骤发生在与所述的氧化物层毗邻的所述本体区内多数载流子浓度降低的区域;以及在毗邻所述沟槽的所述本体区的上部内,形成多个所述第一导电类型的源区,所述源区与所述本体区内的所述多数载流子浓度降低的区域相邻。 |
地址 |
美国纽约 |