| 主权项 |
1.一种最佳化先进先出满载条件控制之方法,其至少包含下列步骤:核对一或多管线,以得知有效资料,其中该一或多管线可包含写入一先进先出记忆体之资料;将该含有有效资料之管线数加至一上下计数器之一计数输出中,藉以产生一和;以及比较该和与该先进先出记忆体之储存容量値。2.如申请专利范围第1项所述之方法,其中该和等于该先进先出记忆体之储存容量値。3.如申请专利范围第2项所述之方法,更包含产生该满载讯号之步骤,用以指出该先进先出记忆体处于满载状态。4.如申请专利范围第1项所述之方法,其中该和不等于该先进先出记忆体之储存容量。5.如申请专利范围第4项所述之方法,更包含产生一讯号之步骤,用以指出该先进先出记忆体非处于满载状态。6.如申请专利范围第1项所述之方法,更包含在该上下计数器中启动一往上计数讯号之步骤,用以在一写入允许讯号发出于该先进先出装置中时使一往上计数动作得以进行。7.如申请专利范围第6项所述之方法,更包含在该往上计数讯号启动时执行一计数动作之步骤,其中该计数动作在一时脉之讯号之一时脉发生时进行。8.如申请专利范围第1项所述之方法,更包含在一读取允许讯号发出于该先进先出装置中时启动该上下计数器中一往下计数讯号之步骤,以使一往下计数动作得以进行。9.如申请专利范围第8项所述之方法,更包含在该往下讯号启动时执行一计数动作之步骤,其中该计数动作在一时脉之讯号之一时脉发生时进行。10.如申请专利范围第1项所述之方法,更包含自该上下计数器产生该计数输出之步骤。11.一种最佳化先进先出满载条件控制之方法,其至少包含下列步骤:核对一或多管线,以得知有效资料,其中该一或多管线可包含写入一先进先出记忆体之资料;输入一或多有效位元至一加法器中,其中该一或多有效位元之每一者分别对应于该一或多管线之每一者;聚加该等有效位元至一上下计数器之一计数输出中,藉以产生一和;以及比较该和与该先进先出记忆体之储存容量値。12.如申请专利范围第11项所述之方法,其中若该一或多有效位元之一有效位元对应于一无有效资料之管线,那麽该有效位元至少包含一数値0。13.如申请专利范围第12项所述之方法,其中若该一或多有效位元之一有效位元对应于一具有效资料之管线,那麽该有效位元至少包含一数値1。14.如申请专利范围第11项所述之方法,其中该和等于该先进先出记忆体之储存容量値。15.如申请专利范围第14项所述之方法,更包含产生该满载讯号之步骤,用以指出该先进先出记忆体处于满载状态。16.如申请专利范围第11项所述之方法,更包含在该上下计数器中启动一往上计数讯号之步骤,用以在一写入允许讯号发出于该先进先出装置中时使一往上计数动作得以进行。17.如申请专利范围第16项所述之方法,更包含在该往上计数讯号启动时执行一计数动作之步骤,其中该计数动作在一时脉之讯号之一时脉发生时进行。18.如申请专利范围第11项所述之方法,更包含在一读取允许讯号发出于该先进先出(FIFO)装置中时启动该上下计数器中一往下计数讯号之步骤,以使一往下计数动作得以进行。19.如申请专利范围第18项所述之方法,更包含在该往下计数讯号启动时执行一计数动作之步骤,且该计数动作系于一时脉讯号之一时脉发生时进行。20.如申请专利范围第11项所述之方法,更包含自该上下计数器产生该计数输出之步骤。21.一种最佳化先进先出满载条件控制之系统,其至少包含:一先进先出(FIFO)记忆体,具有一有限储存容量;一或多管线,以串接方式相连接至该先进先出记忆体,其中每一管线可包含将写入该先进先出记忆体之资料;一加法器,连接至该一或多管线,用以自该一或多管线之每一者接收一有效位元,其中每一包含资料之管线输出一有效値1至该加法器中,不包含资料输出之管线输出一有效値0至该加法器中;以及一上下计数器,连接至该加法器,用以送出一计数値而当作该加法器之一输入。22.如申请专利范围第21项所述之最佳化先进先出满载条件控制之系统,其中该加法器聚加该一或多管线之每一者的有效値及该上下计数器之计数値,并输出该和。23.如申请专利范围第22项所述之最佳化先进先出满载条件控制之系统,更包含一比较器,该比较器连接至该加法器,其中该比较器用以对该加法器之输出及该先进先出记忆体之储存容量値比较。24.如申请专利范围第23项所述之最佳化先进先出满载条件控制之系统,其中该比较器具有一第一输入及一第二输入,该第一输入连接至该加法器之输出,该第二输入具有该先进先出记忆体储存装置之値。25.如申请专利范围第21项所述之最佳化先进先出满载条件控制之系统,更包含一写入允许讯号,该写入允许讯号连接至该上下计数器之一往上计数输入中。26.如申请专利范围第21所述之最佳化之先进先出满载条件控制之系统,更包含一读取允许讯号,该读取允许讯号连接至该上下计数器一往下计数输入中。27.一种最佳化先进先出满载条件控制之系统,其至少包含:一先进先出(FIFO)记忆体,具有一有限储存容量;一或多管线,以串接方式相连接至该先进先出记忆体,其中每一管线可包含将写入该先进先出记忆体之资料;一或多有效暂存器,连接至该一或多管线,其中该一或多有效暂存器之每一者分别连接至该一或多管线;一加法器,连接至该一或多有效暂存器,用以自该一或多有效暂存器之每一者接收一有效位元;一上下计数器,连接至该加法器,用以送出一计数値而当作该加法器之一输入。28.如申请专利范围第27项所述之最佳化先进先出满载条件控制之系统,其中该一或多有效暂存器以串接方式连接。29.如申请专利范围第28项所述之最佳化先进先出满载条件控制之系统,其中该一或多有效暂存器之一有效暂存器输出一0値为其有效値,当该有效暂存器连接至一无有效资料之管线时。30.如申请专利范围第29项所述之最佳化先进先出满载条件控制之系统,其中该一或多有效暂存器之一有效暂存器输出一1値为其有效値,当该有效暂存器连接至一具有效资料之管线时。31.如申请专利范围第30项所述之最佳化先进先出满载条件控制之系统,其中该加法器聚加该等有效値及该上下计数器之计数値,并输出一和。32.如申请专利范围第31项所述之最佳化先进先出满载条件控制之系统,更包含一比较器,该比较器连接至该加法器,其中该比较器用以对该加法器之输出及该先进先出记忆体之储存容量値比较。33.如申请专利范围第32项所述之最佳化先进先出满载条件控制之系统,其中该比较器具有一第一输入及一第二输入,该第一输入连接至该加法器之输出,该第二输入具有该先进先出记忆体储存装置之値。34.如申请专利范围第27项所述之最佳化先进先出满载条件控制之系统,其中更包含一写入允许讯号,该写入允许讯号连接至该上下计数器之一往上计数输入中。35.如申请专利范围第27项所述之最佳化之先进先出满载条件控制之系统,其中更包含一读取允许讯号,该读取允许讯号连接至该上下计数器一往下计数输入中。图式简单说明:第一图为一结构示意图,用以说明传统先进先出(FIFO)装置;第二图为一结构示意图,用以说明包含本发明之一最佳满载讯号控制电路之实施例的先进先出(FIFO)装置;第三图为一说明本发明一最佳化满载讯号控制电路之功能步骤的流程图。 |
