| 主权项 |
1.一种薄膜电晶体阵列基板,包括: 一基板; 多数个扫瞄配线,配置于该基板上; 多数个资料配线,配置于该基板上,其中该些扫瞄 配线与该些资料配线系区分出多数个画素区域; 多数个薄膜电晶体,每一该些薄膜电晶体系位于该 些画素区域其中之一内,其中该些薄膜电晶体系藉 由该些扫瞄配线以及该些资料配线驱动; 多数个画素电极,每一该些画素电极系位于该些画 素区域其中之一内,以与对应之该些薄膜电晶体其 中之一电性连接;以及 多数对修补垫,每一该些对修补垫系配置于该些扫 瞄配线与该些资料配线之多数个交会处其中之一 的两侧,且该些对修补垫系位于该些资料配线下方 。 2.如申请专利范围第1项所述之薄膜电晶体阵列基 板,更包括至少一修补配线,横跨该些扫瞄配线中 的至少一瑕疵扫瞄配线,并藉由该些对修补垫中的 至少一对待熔接修补垫来修补该些资料配线中的 至少一瑕疵资料配线,其中该瑕疵资料配线包括位 于该瑕疵扫瞄配线上方的一瑕疵配线以及位于该 瑕疵扫瞄配线两侧的二正常配线,该些正常配线系 与该对待熔接修补垫相熔接,并且藉由该修补配线 相连接。 3.如申请专利范围第1项所述之薄膜电晶体阵列基 板,其中该些资料配线包括第一金属层/第二金属 层/第三金属层之多层金属结构,且第一金属层的 熔点系高于第二金属层的熔点。 4.如申请专利范围第1项所述之薄膜电晶体阵列基 板,其中该些资料配线包括钼/铝/钼(Mo/Al/Mo)之多层 金属结构。 5.如申请专利范围第1项所述之薄膜电晶体阵列基 板,其中该些对修补垫与该些扫瞄配线之材质相同 。 6.如申请专利范围第1项所述之薄膜电晶体阵列基 板,其中该些对修补垫系完全位于该些资料配线下 方。 7.如申请专利范围第1项所述之薄膜电晶体阵列基 板,其中该些对修补垫系部分位于该些资料配线下 方。 8.如申请专利范围第1项所述之薄膜电晶体阵列基 板,其中该些画素电极之材质包括铟锡氧化物与铟 锌氧化物其中之一。 9.如申请专利范围第1项所述之薄膜电晶体阵列基 板,其中该些薄膜电晶体包括非晶矽薄膜电晶体以 及多晶矽薄膜电晶体其中之一。 10.如申请专利范围第1项所述之薄膜电晶体阵列基 板,其中该些薄膜电晶体为底闸极型态薄膜电晶体 以及顶电极型态薄膜电晶体其中之一。 11.一种薄膜电晶体阵列基板的修补方法,适于对申 请专利范围第1项之薄膜电晶体阵列基板进行修补 ,当该些资料配线中的至少一瑕疵资料配线与将该 些扫瞄配线中的至少一瑕疵扫瞄配线异常导通时, 该薄膜电晶体阵列基板的修补方法包括下列步骤: 于该瑕疵扫瞄配线两侧处,将该瑕疵资料配线切断 成位于该瑕疵扫瞄配线上方之一瑕疵配线以及位 于该瑕疵扫瞄配线两侧的二正常配线; 将该瑕疵资料配线所对应到之至少一对待熔接修 补垫与该些正常配线相熔接;以及 形成至少一修补配线,横跨该瑕疵扫瞄配线,以将 与该对待熔接修补垫相熔接之该些正常配线连接 。 12.如申请专利范围第11项所述之薄膜电晶体阵列 基板的修补方法,其中该瑕疵资料配线的切断方式 包括雷射切割。 13.如申请专利范围第11项所述之薄膜电晶体阵列 基板的修补方法,其中该修补配线的形成方法包括 雷射化学气相沈积。 图式简单说明: 第1图绘示为习知技术中以雷射化学气相沈积方式 进行修补的示意图。 第2图绘示为习知技术在进行雷射修补之后修补处 之剖面图。 第3图绘示为依照本发明一较佳实施例薄膜电晶体 阵列基板的示意图。 第4图绘示为第3图中的薄膜电晶体阵列基板经过 雷射修补之后的示意图。 第5图绘示为第4图中的薄膜电晶体阵列基板沿着A- A'剖面线的剖面示意图。 第6A图、第6B图以及第6C图绘示为依照本发明一较 佳实施例不同尺寸之修补垫与资料配线的相对位 置示意图。 第7图绘示为依照本发明一较佳实施例在正常配线 系与待熔接修补垫相熔接之后修补处之剖面图。 第8图绘示为依照本发明一较佳实施例在进行雷射 修补之后修补处之剖面图。 |
