发明名称 |
Ein Entwurf eines dreifach redundanten Latches mit niedriger Verzögerungszeit |
摘要 |
Bei einem bevorzugten Ausführungsbeispiel schafft die Erfindung eine Schaltung und ein Verfahren für ein kleineres und schnelleres dreifach redundantes Latch. Drei einstellbare Speicherelemente stellen einen identischen logischen Wert in jedem einstellbaren Speicherelement ein. Nachdem die einstellbaren Speicherelemente eingestellt sind, bestimmt eine Abstimmstruktur mit Eingangssignalen von dem ersten einstellbaren Speicherelement, dem zweiten einstellbaren Speicherelement und ein Steuerungssignal zu den einstellbaren Speicherelementen den logischen Wert, der an dem dritten einstellbaren Speicherelement gehalten wird. Die Ausbreitungsverzögerung durch das dritte einstellbare Speicherelement ist die einzige Ausbreitungsverzögerung des dreifach redundanten Latches.
|
申请公布号 |
DE102005011859(A1) |
申请公布日期 |
2005.11.10 |
申请号 |
DE200510011859 |
申请日期 |
2005.03.15 |
申请人 |
HEWLETT-PACKARD DEVELOPMENT CO., L.P. |
发明人 |
LOTZ, JONATHAN P.;KRUEGER, DANIEL W.;CABANAS-HOLMEN, MANUEL |
分类号 |
G06F11/08;G11C7/00;G11C11/417;G11C29/00;H03K3/037;H04J99/00;H04N1/00;(IPC1-7):G11C7/00 |
主分类号 |
G06F11/08 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|