| 发明名称 | 半导体装置及其制造方法 | ||
| 摘要 | 本发明涉及一种半导体装置的制造方法，其包括：在半导体基板10上隔着栅极绝缘膜11形成下部栅电极膜的工序；在下部栅电极膜上形成由比下部栅电极膜氧化速度慢的材料构成的上部栅电极膜的工序；对上部栅电极膜及下部栅电极膜进行图案化处理、形成具有下部栅电极12a及上部栅电极12b的栅电极12的工序；向半导体基板10中导入杂质、形成源－漏极区域15的工序；对下部栅电极12a及上部栅电极12b的侧面进行氧化、形成下部栅电极12a侧方的栅极长方向的厚度比上部栅电极12b的侧方的栅极长方向的厚度大的氧化膜侧壁13的工序。 | ||
| 申请公布号 | CN1695254A | 申请公布日期 | 2005.11.09 |
| 申请号 | CN03808462.7 | 申请日期 | 2003.04.16 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 高木刚 |
| 分类号 | H01L29/78;H01L21/336;H01L29/49;H01L21/28 | 主分类号 | H01L29/78 |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 龙淳;邸万杰 |
| 主权项 | 1.一种半导体装置的制造方法，其特征在于：包括：在半导体基板上隔着栅极绝缘膜形成下部栅电极膜的工序；在所述下部栅电极膜上形成由比该下部栅电极膜氧化速度慢的材料构成的上部栅电极膜的工序；对所述上部栅电极膜及下部栅电极膜进行图案化处理、形成具有下部栅电极及上部栅电极的栅电极的工序；向所述半导体基板中导入杂质、形成源-漏极区域的工序；和对所述下部栅电极及上部栅电极的侧面进行氧化、形成所述下部栅电极侧方的栅极长方向的厚度比所述上部栅电极侧方的栅极长方向的厚度大的氧化膜侧壁的工序。 | ||
| 地址 | 日本国大阪府 | ||