| 发明名称 | 半导体装置及其制造方法 | ||
| 摘要 | 本发明涉及的MIS型半导体装置，具有P型的半导体基板(11)，在半导体基板(11)上形成的栅极绝缘膜(14)，在栅极绝缘膜(14)上形成的栅电极(15)，在半导体基板(11)中的栅电极(15)的两侧方的区域形成的源·漏扩散层(20)。在源·漏扩散层(20)的内部，形成P型杂质浓度低于N型源·漏扩散层(20)的P型杂质注入区(19)。可实现一方面抑制伴随细微化的短沟道效应的明显化，一方面还能够使源·漏扩散层的形状在深度方向变浅、而且在横向上变小地抑制外延扩散层的再分布。 | ||
| 申请公布号 | CN1694263A | 申请公布日期 | 2005.11.09 |
| 申请号 | CN200510067762.4 | 申请日期 | 2005.04.26 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 野田泰史 |
| 分类号 | H01L29/78;H01L21/336 | 主分类号 | H01L29/78 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 汪惠民 |
| 主权项 | 1、一种半导体装置，其特征在于：具有：第1导电型的半导体层、在所述半导体层上形成的栅极绝缘膜、在所述栅极绝缘膜上形成的栅电极、以及在所述半导体层的所述栅电极的侧方的区域所形成的第2导电型的源·漏扩散层，所述源·漏扩散层，在其内部形成杂质浓度低于所述源·漏扩散层的第1导电型的杂质注入区。 | ||
| 地址 | 日本大阪府 | ||