发明名称 | 测试半导体器件的电路和方法 | ||
摘要 | 一种测试电路包括:寄存器电路、TAP控制器、图形生成电路和数据比较器;其中在数据按照复位指令被清除之后,数据被写入寄存器电路,寄存器电路在随后的复位指令输入之前保持该写入的数据;TAP控制器接收用于选择测试模式的信号,并按照用于选择测试模式的信号与第一时钟同步地将数据写入寄存器电路;图形生成电路按照寄存器电路中保持的数据生成测试图形,并与第二时钟同步地将基于测试图形的数据输出到待测电路;数据比较器与第二时钟同步地接收待测电路输出的数据,并按照测试图形和待测电路输出的数据评价性能。 | ||
申请公布号 | CN1690724A | 申请公布日期 | 2005.11.02 |
申请号 | CN200510059281.9 | 申请日期 | 2005.03.25 |
申请人 | 冲电气工业株式会社 | 发明人 | 世永丈 |
分类号 | G01R31/28 | 主分类号 | G01R31/28 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 付建军 |
主权项 | 1.一种测试电路,包括:寄存器电路,在按照由复位信号执行的复位指令清除数据之后,向寄存器电路中写入数据,该寄存器电路在由下一个复位信号执行复位指令之前保持该写入的数据;第一电路,其接收用于选择将被应用于测试待测电路的测试模式的信号,并按照用于选择测试模式的信号与第一时钟同步地将数据写入寄存器电路;第二电路;其按照寄存器电路中保持的数据生成测试图形,并与第二时钟同步地将基于测试图形的数据输出到待测电路;以及第三电路,其与第二时钟同步地接收待测电路输出的数据,并按照测试图形和待测电路输出的数据评价待测电路的性能。 | ||
地址 | 日本东京 |