发明名称 | 半导体装置及其检验方法 | ||
摘要 | 一种半导体装置,能够采用简单的电路结构缩短检验时间,抑制检验用的电路面积的增加。半导体装置(10)具有与逻辑部混装的微存储器(11)。微存储器(11)包含动作控制电路(12),该动作控制电路(12)根据包含地址、数据和指令的输入信号,执行数据的读出/写入动作。在利用地址选择的微存储器(11)的存储器区域内设置有测试寄存器(16),该测试寄存器(16)存储用于选择测试模式的数据。写入电路(15)响应于从动作控制电路(12)提供的写入指令,生成允许向测试寄存器(16)写入数据的控制信号(RGT)。 | ||
申请公布号 | CN1692285A | 申请公布日期 | 2005.11.02 |
申请号 | CN200380100622.1 | 申请日期 | 2003.12.17 |
申请人 | 富士通株式会社 | 发明人 | 古山孝昭 |
分类号 | G01R31/28 | 主分类号 | G01R31/28 |
代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 权鲜权 |
主权项 | 1.一种半导体装置,该半导体装置将逻辑部和存储部混装,并具有测试模式,其特征在于,前述存储部具有:动作控制电路,从前述逻辑部接收包含地址、数据和指令的输入信号,根据前述输入信号,执行前述数据的读出/写入动作;测试用存储电路,与前述动作控制电路连接,设置在可利用前述地址进行选择的前述存储部的存储器区域内,存储用于选择前述测试模式的数据;以及写入电路,与前述动作控制电路和测试用存储电路连接,根据前述输入信号,响应于从前述动作控制电路提供的写入指令,生成用于允许向前述测试用存储电路写入数据的控制信号。 | ||
地址 | 日本神奈川县川崎市 |