跃迁检测、确认和存储电路

摘要

公开了一种跃迁检测、确认和存储(TDVM)电路，检测经过过采样的串行传输二进制数据(比特)流中的跃迁位置，并且产生表示哪一个采样信号最佳代表数据的控制信号。输入数据流通过多相时钟信号的n个相位进行过采样。多相时钟信号的频率由于稳定性原因而等于输入数据的频率或其一半。n个过采样信号(S)输入由三个部分组成的TDVM电路。第一部分根据对六个连续过采样信号执行三个比较两次(每次都排除中间一个信号)所需的特定信号处理，在两个连续采样信号的位置上检测跃迁。第二部分确认第二检测作为跃迁位置。第三部分存储所确认的跃迁位置，并且产生用来恢复数据的控制信号。例如，该控制信号可以用于样本选择/数据对齐电路中，以选择最适合于随后处理的过采样信号。

主权项

1.一种跃迁检测、确认和存储电路，用于检测经过过采样以产生一组过采样信号的输入串行二进制数据(比特)流中的跃迁，并且产生表示哪一个采样信号是用于随后处理的最佳采样信号的控制信号，所述电路包括：数据输入端，用于接收以指定数据速率在高速串行通信链路上串行传输的二进制数据(比特)流中获得的一组过采样信号(S1，...，Sn-1)，该组信号是通过由具有确定时钟周期的多相时钟信号产生器产生的基准时钟信号的n个相位(C0，...，Cn-1)来过采样的；n个跃迁检测装置，耦合到所述多相时钟信号产生器和所述数据输入端，并且配置成根据两次对五个连续过采样信号(排除中间一个信号)执行三个比较所需的特定信号处理、在两个连续采样信号的位置上检测跃迁；n个确认装置，耦合到所述多相时钟信号产生器和所述跃迁检测装置，以确认最迟检测的位置作为跃迁位置；以及n个存储装置，耦合到所述多相时钟信号产生器和所述确认装置，以存储所述最近检测的位置以产生相应选择信号(G0，...，Gn-1)，其中只有一个选择信号表示相对于所存储跃迁位置的确定延迟是有效的，从而表示哪一个采样信号是所要保留的最佳采样信号。