印刷电路板的嵌入式薄膜电阻制造方法

摘要

本发明提供一种印刷电路板的嵌入式薄膜电阻制造方法，其主要是在具有导电线路的印刷电路板中形成一电阻层，以达到节省电路板放置电阻的空间，缩小电路板的尺寸；减低传统电阻两端接脚产生的电容效应，增强信号传输的速度及品质；可通过传统印刷电路板制程设备而完成，而无需添购太多新型的设备；并具有产量化及降低制造成本的优点。

主权项

1.一种印刷电路板的嵌入式薄膜电阻制造方法，其特征在于，其步骤包括：(a)绝缘材料所制成的一基材上表面，形成一导电层，该导电层并形成电路所需的布线，且依电路所需的电阻位置及尺寸，而截断在该布线形成对应的数个电阻井；(b)在该导电层中的各个电阻井上分别涂布一活化层，由此活化该基材于各个电阻井所裸露的化学聚合物绝缘接口；(c)电路板浸入一无电解化学浸镀镍液中，在该活化层上镀上一电阻层，直到该电阻层厚度沉积至预期厚度；(d)依电路所需的电阻位置及尺寸，在该电阻层上表面涂布一层抗蚀刻的隔离膜；(e)蚀刻该电阻层，使得该电阻层对应该隔离膜的布置位置及尺寸而形成数个电阻元件，且各个电阻元件会分别形成两个接触点以连接该导电层中所对应的布线。