发明名称 制造半导体装置之方法
摘要 本发明系揭示一种用于制造半导体装置之方法,其包含:在一半导体基板上形成一具有一多孔结构之低介电常数的绝缘膜;在该低介电常数绝缘膜内形成一凹陷;在具有该凹陷的该低介电常数绝缘膜上以及在该凹陷内提供一埋入绝缘膜;移除提供于该凹陷内的该埋入绝缘膜,从而打开该凹陷;以及将导电材料埋入该凹陷内而形成一导电部分。
申请公布号 TW200535952 申请公布日期 2005.11.01
申请号 TW094106676 申请日期 2005.03.04
申请人 东芝股份有限公司 发明人 宫岛秀史
分类号 H01L21/02 主分类号 H01L21/02
代理机构 代理人 陈长文
主权项
地址 日本