发明名称 | 藉由安排处理器之暂存器以模拟部份堆叠之装置及方法 | ||
摘要 | 本发明系有关在一处理器中模拟一部分堆叠之方法及装置。本发明之特定实施例系藉由安排复数个处理器之暂存器以储存欲模拟之堆叠之顶端部分内容。其中,藉由安排一用以指向一目前之堆叠顶端之暂存器之指标,相关之资料将被安排于这些复数个暂存器中。当资料被从堆叠推入或推出时,堆叠顶端之指标之值亦将随着递增或递减。 | ||
申请公布号 | TW200535698 | 申请公布日期 | 2005.11.01 |
申请号 | TW094110621 | 申请日期 | 2005.04.01 |
申请人 | 威盛电子股份有限公司 | 发明人 | 查理斯F. 雪洛 |
分类号 | G06F9/455 | 主分类号 | G06F9/455 |
代理机构 | 代理人 | 陈达仁;谢德铭 | |
主权项 | |||
地址 | 台北县新店市中正路535号8楼 |