| 摘要 |
多重加速记忆体存取处理协定可在硬体阶层上实施，或可在该硬体之设计期间被评估及选择。基于诸如加速类型(30)之加速特征及电流汇流排主控器(12或14)之特性，可选择适当之加速协定。此允许(例如)一受控器能支援一晶片(SoC)上之多主控器系统内之多重误差协定，或允许设计能与多种使用不同加速处理协定之主控器建立界面之受控器。可提供诸如可程式化之控制暂存器或组态码或变数之输入作为该受控器或受控器界面组块之部分(如一记忆体控制器(36))以促进替代性加速协定之实施。当自一主控器接收一加速请求时，确定一对应于该请求之加速的加速特征，并基于该加速特征选择复数个加速误差协定中之一者。接着根据该选定之加速误差协定处理该加速请求。 |
