半导体记忆元件中的资料输出控制器

摘要

一种高速记忆元件之资料输出控制器及其控制方法。该资料输出控制器包括以下：依据外部时脉信号及其延迟电路，侦测外部时脉信号之多单元延迟之第一机构；使用第一机构侦测到之数值，分析资料储存单元中之资料之第二机构，而该资料储存单元之内部时序已经预先订定，以及，依据由第二机构所分析得到之数值，依照预先决定之行位址控制器延迟调整资料输出之时序之第三机构。根据行位址控制器延迟之资料，本发明之此资料输出控制器呈现出资料输出之最佳时间点。