非挥发性半导体记忆装置

摘要

本发明之记忆器阵列之记忆单元系用以记忆2位元。记忆器阵列用感测放大器在验证时输出2位元。页缓冲器之各2位元记忆朝向对应之记忆单元写入之写入目标值。遮罩缓冲之各位元记忆用以决定朝向对应之记忆单元进行处理的值。写入驱动器在与被选择之记忆单元对应之遮罩缓冲器内之位元为「0」时，施加写入脉波。验证电路使从记忆器阵列用感测放大器输出之2位元和页缓冲器内之对应2位元进行比较，在比较结果为一致时，假如对应之遮罩缓冲器内之位元为「0」，就重写成为「1」。