| 主权项 |
1.一种高度整合于封装基板之电容,包括:一平面导体层,其具有一第一厚度的一第一突出部,该第一第一突出部及该平面导体层为同一材质,且一体成形;一介电层,其设于该平面导体层上;以及一讯号传输层,其设于该介电层上。2.如申请专利范围第1项所述之高度整合于封装基板之电容,其中,该平面导体层为一接地平面(groundplane)。3.如申请专利范围第1项所述之高度整合于封装基板之电容,其中,该平面导体层为一电源平面(powerplane)。4.如申请专利范围第1项所述之高度整合于封装基板之电容,其中,该导体层为一平面导体。5.如申请专利范围第1项所述之高度整合于封装基板之电容,其中,该导体层为一带状导体。6.如申请专利范围第1项所述之高度整合于封装基板之电容,其中,该平面导体层与该导体层皆为一金属层。7.如申请专利范围第6项所述之高度整合于封装基板之电容,其中,该平面导体层与该导体层皆为一铜金属层。8.如申请专利范围第2项所述之高度整合于封装基板之电容,其中该平面导体层更包括:一第二突出部,其具一第二厚度,且该第二厚度与该第一突出部之第一厚度不同,该第一突出部、该第二突出部及该平面导体层为同一材质,且一体成形。9.如申请专利范围第8项所述之高度整合于封装基板之电容,其中,其中该第二突出部与该第一突出部并排。图式简单说明:第1图所示为依据本发明一实施例之高度整合的解耦合电容。第2图为第1图所示之高度整合的解耦合电容的变形实施例。 |
