内嵌于积体电路插座运送处理盖之测试结构及用以测试积体电路插座及利用该积体电路插座之电路总成的方法

摘要

一种用于促成通过一电路总成之电气路径测试的装置被提出。该装置可包括一促进测试之运送处理盖用于该电路总成之插座。该促进测试之运送处理盖可具有一传导层用于在测试之际电容式地耦合于该插座中一阵列之接脚。一种用于测试通过一电路总成之电气路径连续性的方法被提出。在该方法中，该电路总成之一个以上的节点被刺激、该电路总成上之插座的接点与偶配于该插座之一运送处理盖的传导层被电容式地耦合、及一电气特征被耦合于该运送处理盖之一测试器测量以决定通过该电路总成之电气路径连续性。