| 主权项 |
1.一种半导体封装元件之堆叠构造,其包含: 一承载壳座,其具有一开口,该承载壳座另包含数 个内电性接点及数个外电性接点,每个该内电性接 点对应电性连接至该外电性接点; 一转接接触元件,其包含数个内接点及数个侧接点 ,每个该内接点对应电性连接至该侧接点; 至少一第一半导体封装元件,其结合于该转接接触 元件,以形成一组合单元,该第一半导体封装元件 电性连接至该转接接触元件,将该第一半导体封装 元件及转接接触元件之组合单元置入该承载壳座 内,如此该转接接触元件之侧接点电性连接至该承 载壳座之内电性接点;及 至少一第二半导体封装元件,其设有置入该承载壳 座内,如此该第二半导体封装元件电性连接至该承 载壳座之内电性接点; 其中该第二半导体封装元件堆叠在该第一半导体 封装元件上。 2.依申请专利范围第1项之半导体封装元件之堆叠 构造,其中该承载壳座具有一环墙及一底板,以形 成一壳体,该承载壳座之内电性接点及外电性接点 分别配置在该环墙及底板上。 3.依申请专利范围第1项之半导体封装元件之堆叠 构造,其中该转接接触元件包含一转接盘,该转接 接触元件之内接点排列在该转接盘之底表面上,以 形成一阵列。 4.依申请专利范围第1项之半导体封装元件之堆叠 构造,其中该转接接触元件包含一转接盘,该转接 接触元件之侧接点则排列在该转接盘之外侧周缘 上。 5.依申请专利范围第1项之半导体封装元件之堆叠 构造,其中该第一半导体封装元件系属球格阵列封 装元件。 6.依申请专利范围第1项之半导体封装元件之堆叠 构造,其中该第二半导体封装元件系属小外型J脚 封装元件。 7.依申请专利范围第1项之半导体封装元件之堆叠 构造,其中该第二半导体封装元件系属塑胶有引脚 晶片载体封装。 8.一种半导体封装元件之堆叠构造,其包含: 一转接接触元件,其用以承载至少一第一半导体封 装元件,以形成一组合单元,该转接接触元件及第 一半导体封装元件之间形成电性连接;及 一承载壳座,其具有一开口,该开口用以容置该转 接接触元件及第一半导体封装元件所组成之组合 单元,以便该承载壳座及转接接触元件之间形成电 性连接;该承载壳座之开口另容置至少一第二半导 体封装元件,以便该承载壳座及第二半导体封装元 件之间形成电性连接; 其中该第二半导体封装元件堆叠在该第一半导体 封装元件上。 9.依申请专利范围第8项之半导体封装元件之堆叠 构造,其中该转接接触元件包含数个内接点及数个 侧接点,该内接点电性连接至该第一半导体封装元 件,该侧接点电性连接至该承载壳座。 10.依申请专利范围第9项之半导体封装元件之堆叠 构造,其中该转接接触元件包含一转接盘,该转接 接触元件之内接点排列在该转接盘之底表面上,以 形成一阵列。 11.依申请专利范围第9项之半导体封装元件之堆叠 构造,其中该转接接触元件包含一转接盘,该转接 接触元件之侧接点则排列在该转接盘之外侧周缘 上。 12.依申请专利范围第8项之半导体封装元件之堆叠 构造,其中该承载壳座另包含数个内电性接点及数 个外电性接点,该内电性接点电性连接至该转接接 触元件及第二半导体封装元件。 13.依申请专利范围第12项之半导体封装元件之堆 叠构造,其中该承载壳座具有一环墙及一底板,以 形成一壳体,该承载壳座之内电性接点及外电性接 点分别配置在该环墙及底板上。 14.依申请专利范围第8项之半导体封装元件之堆叠 构造,其中该第一半导体封装元件系属球格阵列封 装元件。 15.依申请专利范围第8项之半导体封装元件之堆叠 构造,其中该第二半导体封装元件系属小外型J脚 封装元件。 16.依申请专利范围第8项之半导体封装元件之堆叠 构造,其中该第二半导体封装元件系属塑胶有引脚 晶片载体封装。 17.一种半导体封装元件之堆叠构造,其包含: 一承载壳座,其具有一开口,该开口用以容置至少 二半导体封装元件,以便该承载壳座及半导体封装 元件之间形成电性连接; 其中该半导体封装元件之一系堆叠在另一该半导 体封装元件上。 18.依申请专利范围第17项之半导体封装元件之堆 叠构造,其中该承载壳座具有一环墙及一底板,以 形成一壳体,该承载壳座之内电性接点及外电性接 点分别配置在该环墙及底板上。 19.依申请专利范围第17项之半导体封装元件之堆 叠构造,其中至少二该半导体封装元件系属小外型 J脚封装元件。 20.依申请专利范围第17项之半导体封装元件之堆 叠构造,其中至少二该半导体封装元件系属塑胶有 引脚晶片载体封装。 21.依申请专利范围第17项之半导体封装元件之堆 叠构造,其中至少二该半导体封装元件系利用至少 二转接接触元件进行组合,以形成二组合单元,将 该转接接触元件及半导体封装元件所组成之二组 合单元堆叠容置在该承载壳座之开口。 22.依申请专利范围第21项之半导体封装元件之堆 叠构造,其中该半导体封装元件系属球格阵列封装 元件。 23.依申请专利范围第21项之半导体封装元件之堆 叠构造,其中该转接接触元件包含一转接盘,该转 接接触元件之内接点排列在该转接盘之底表面上, 以形成一阵列。 24.依申请专利范围第21项之半导体封装元件之堆 叠构造,其中该转接接触元件包含一转接盘,该转 接接触元件之侧接点则排列在该转接盘之外侧周 缘上。 图式简单说明: 第1图:本创作第一实施例半导体封装元件之堆叠 构造之分解立体图。 第2图:本创作第一实施例半导体封装元件之堆叠 构造之分解剖视图。 第3图:本创作第一实施例半导体封装元件之堆叠 构造之组合剖视图。 第4图:本创作第二实施例半导体封装元件之堆叠 构造之分解剖视图。 第5图:本创作第二实施例半导体封装元件之堆叠 构造之组合剖视图。 第6图:本创作第三实施例半导体封装元件之堆叠 构造之组合剖视图。 第7图:本创作第四实施例半导体封装元件之堆叠 构造之组合剖视图。 |
