预防快闪存储器栅极接面崩溃耦合电路及存储器电路

摘要

本发明涉及一种预防快闪存储器栅极接面崩溃的耦合电路，其在公知的耦合电路的导通级和高电压HV之间加入至少一隔离级，使高电压HV的电压差由该耦合电路的导通级和隔离级所共同承受。换言之，即可降低该导通级所承受的栅极接面电压差，而降低晶体管被打穿的机率。为降低该隔离级在高电压HV刚改动时的瞬间电压差的影响，本发明另以二极管电气连接至该隔离级的栅极，该二极管的另一端连接至一较低的电源VDD。因此在高电压HV刚启动时的瞬间电压差将减少一VDD之值，而使该隔离级不致受到损坏。

主权项

1.一种预防快闪存储器栅极接面崩溃的耦合电路，包含一高电压HV、一包含两个晶体管的导通级及一晶体管，其特征在于，该高电压HV和导通级之间加入至少一隔离级，以降低该导通级的栅极接面电压差，其中该隔离级包含两个晶体管，且该隔离级的源极连接至该导通极的漏极；以及该晶体管的漏极连接至该隔离极的栅极，其源极连接至接地端，其栅极连接至一提示该高电压HV已关闭的控制信号。