从时钟信号生成脉冲信号的电路

摘要

提供即使考虑延迟元件中的延迟时间的变动，也不过分地降低时钟信号的周期，能够满足关于脉冲信号的特定期间的要求值的技术。生成具有从时钟信号的上升沿延迟了第1延迟时间Td1的边缘的第1延迟信号Q30、Q34。另外，生成具有从时钟信号的下降沿延迟了第2延迟时间Td2的边缘的第2延迟信号Q32、Q36。而且，通过进行这些第1延迟信号Q30、Q34与第2延迟信号Q32、Q36的逻辑运算，生成脉冲信号Sout。

主权项

1.一种脉冲信号生成电路，该电路用于从具有一定周期的时钟信号生成特定的脉冲信号，其特征在于具备：用于检测上述时钟信号的上升沿和下降沿的边缘检测单元；第1延迟信号生成单元，具有至少1个包含有第1延迟量的第1延迟元件，用于生成至少1个包含有从上述时钟信号的上升沿以上述的第1延迟量延迟了的第1延迟边缘的第1延迟信号；第2延迟信号生成单元，具有至少1个包含有第2延迟量的第2延迟元件，用于生成至少1个包含有从上述时钟信号的上升沿以上述的第2延迟量延迟了的第2延迟边缘的第2延迟信号，可通过进行上述至少1个第1延迟信号与上述至少1个第2延迟信号的逻辑运算来生成上述脉冲信号的逻辑运算单元，上述边缘检测单元，包括：用于检测上述时钟信号的上升沿的第1边缘检测元件；以及用于检测上述时钟信号的下降沿的第2边缘检测元件，上述第1边缘检测元件的输出被输入到上述第1延迟元件的同时，上述第2边缘检测元件的输出被输入到上述第2延迟元件。