| 摘要 |
Die Erfindung betrifft eine integrierte Schaltung zur zeitversetzten Bereitstellung von Eingangsdaten für einen Parallel-Seriell-Umsetzer, insbesondere für oder in einem DDR-Halbleiterspeicher, mit zumindest n Eingangsanschlüssen, an denen zumindest n Datenpakete parallel anliegen, mit einer den Eingangsanschlüssen nachgeschaltet angeordneten Verzögerungseinrichtung, die zumindest einige der eingangsseitig anliegenden Datenpakete zueinander zeitversetzt ausgibt, mit einem der Verzögerungseinrichtung nachgeschaltet angeordneten Parallel-Seriell-Umsetzer, der eine Umsetzung der parallel anliegenden und zueinander zeitversetzten Datenpakete in ein Ausgangsdatensignal vornimmt, welche die zeitversetzten Datenpakete in serieller Form beinhaltet, mit einem Ausgangsanschluss zur Ausgabe des Ausgangsdatensignals. Die Erfindung betrifft ferner ein Verfahren zum Betreiben einer solchen integrierten Schaltung.
|
