| 发明名称 | 用于减少输入测试模式的输入周期数的半导体存储器 | ||
| 摘要 | 提供一种半导体存储器，可以达到减少测试时间和测试模式复杂程度的目的。该存储器由包含多个存储单元的存储单元阵列(13)、输入/输出缓冲器(2)、命令提供单元(15)、地址提供单元(16)及地址译码器(12)组成。命令提供单元(15)响应测试方式信号(1a)，提供控制访问存储单元阵列(13)的命令。地址提供单元(16)根据命令提供地址(AAR<SUB>1</SUB>-AAR<SUB>M+L</SUB>)。地址译码器(12)根据地址(AAR<SUB>1</SUB>-AAR<SUB>M+L</SUB>)允许访问存储单元阵列(13)。当测试方式信号(1a)被激活时，命令提供单元(15)将命令置为预定内部命令。当测试方式信号(1a)未被激活时，命令提供单元(15)通过输入/输出缓冲器(2)接收外部命令，并将命令设置为外部命令。 | ||
| 申请公布号 | CN1224053C | 申请公布日期 | 2005.10.19 |
| 申请号 | CN02101745.X | 申请日期 | 2002.01.17 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 秋冈利明 |
| 分类号 | G11C11/40;G11C29/00;G06F12/00 | 主分类号 | G11C11/40 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;方挺 |
| 主权项 | 1.一种存储器，其特征在于包括：包含多个存储单元的存储单元阵列；输入/输出缓冲器；命令提供单元，响应测试方式信号，以提供控制访问所述存储单元阵列的命令，其中当所述测试方式信号被激活时，所述命令提供单元将所述命令设置为预定内部命令，当所述测试方式信号未被激活时，所述命令提供单元通过输入/输出缓冲器接收外部命令，并将所述命令设置为所述外部命令；地址提供单元，根据所述命令提供地址；以及地址译码器，其允许根据所述地址访问所述存储单元阵列。 | ||
| 地址 | 日本神奈川 | ||