| 发明名称 | 处理器 | ||
| 摘要 | 本发明提供了一种处理器，包括：多个存储体；读地址生成电路，用于基于读寄存器指定和读寄存器扫描方向，向每个存储体提供读地址；读控制电路，用于基于读寄存器指定和读寄存器偏移，执行控制以重新排列多个读数据块，所述多个读数据块是根据读地址而从存储体读出的；以及处理单元，用于对由读控制电路输出的重新排列的读数据块执行多个运算。 | ||
| 申请公布号 | CN1684058A | 申请公布日期 | 2005.10.19 |
| 申请号 | CN200510064377.4 | 申请日期 | 2005.04.14 |
| 申请人 | 索尼株式会社 | 发明人 | 长谷川浩一 |
| 分类号 | G06F15/80 | 主分类号 | G06F15/80 |
| 代理机构 | 北京东方亿思知识产权代理有限责任公司 | 代理人 | 董方源 |
| 主权项 | 1.一种处理器，包括：多个存储体；读地址生成电路，用于基于读寄存器指定和读寄存器扫描方向，向每个所述存储体提供读地址；读控制电路，用于基于所述读寄存器指定和读寄存器偏移，执行控制以重新排列多个读数据块，所述多个读数据块是根据所述读地址从所述存储体读出的；和处理单元，用于对由所述读控制电路输出的所述重新排列的读数据块执行多个运算。 | ||
| 地址 | 日本东京都 | ||