发明名称 | 半导体集成电路的不良检测方法和不良检测装置 | ||
摘要 | 一种不良图案检测方法和不良图案检测装置,高灵敏度地自动检测出不良图案以及预先未假定的不良图案。通过将半导体集成电路的不良图案重叠在表示其对称性或周期性的重复单位上来进行强调后,作为特征量自动检测出。通过对照表示空间地偏开存在的不良的偏离程度的特征量和表示预先假定的存在不良图案的特征量,自动检测出预先未假定的不良图案的存在。在由以2个以上的特征量为分量的矢量构成的多矢量空间中,在上述多矢量空间内设定针对1个不良模式的区域,通过对照上述区域和以上述特征量为分量的矢量,可判断上述不良模式的存在。 | ||
申请公布号 | CN1224089C | 申请公布日期 | 2005.10.19 |
申请号 | CN02123333.0 | 申请日期 | 2002.03.29 |
申请人 | 株式会社东芝 | 发明人 | 松下宏;光武邦宽;牛久幸广 |
分类号 | H01L21/66;H01L21/02 | 主分类号 | H01L21/66 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 杜日新 |
主权项 | 1.一种半导体集成电路的不良检测方法,其特征在于包括:提取半导体晶片上形成的集成电路的不良的位置信息的第一工序;按上述半导体晶片面内的空间重复单位重叠上述位置信息的第二工序;从通过该重叠计算出的数据算出表示空间重复性不良的程度的特征量的第三工序;在实施上述第二工序之前从上述第一工序提取的上述位置信息去除异常位置信息的工序;由上述第一工序提取的上述位置信息的总计相对周围的位置信息大时作为上述异常位置信息。 | ||
地址 | 日本东京都 |