嵌入式芯片的电性连接端结构及其制法

摘要

本发明是一种嵌入式芯片的电性连接端结构及其制法，该结构包括：电性连接垫、沉积在该电性连接垫上的金属层、沉积在该金属层上的导电层以及以电镀方式沉积在该导电层上的电镀金属层；该制法是在嵌埋有芯片的电路板结构上形成绝缘层，且使该绝缘层形成多个开口，其中至少一开口对应该芯片的电性连接垫位置，外露出该电性连接垫，还在该芯片的电性连接垫上形成金属层，并在该金属层与该绝缘层及其开口表面形成导电层，接着在该导电层上形成图案化阻层，使该阻层形成多个开口，外露出后续要在其上沉积金属层的导电层部分，之后进行电镀工序，在显露于该图案化阻层的导电层上形成电镀金属层；本发明可有效缩短工序流程与时间，并可减少工序、降底成本。

主权项

1.一种嵌入式芯片的电性连接端结构的制法，其特征在于，该制法包括：提供嵌埋有芯片的电路板，该芯片表面具有多个电性连接垫；在该嵌埋有芯片的电路板上形成一绝缘层，并使该绝缘层形成多个开口，其中至少一个开口对应于该芯片的电性连接垫位置；在该芯片的电性连接垫上形成金属层；在该金属层与该绝缘层及其开口表面形成导电层； 在该导电层上形成图案化阻层，使该图案化阻层形成多个开口，以外露出后续要在其上沉积金属层的导电层部分，其中至少一个开口对应至该芯片的电性连接垫位置；以及进行电镀工序以在显露于该图案化阻层的导电层上形成电镀金属层。