| 发明名称 | 半导体器件测试装置 | ||
| 摘要 | 通过简单的结构同时测试半导体器件。锁存电路(13a)～(13d)锁存从输入了同一测试信号test的DUT(12a)～(12d)输出的输出信号。P－S转换电路(15)在锁存周期内顺序地输出期望值信号exp和锁存信号Dout1～Dout4，该期望值信号exp是DUT(12a)～(12d)应该响应于测试信号test而输出的信号的期望值。编码器电路(16)比较期望值信号exp与锁存信号Dout1～Dout4。当锁存信号Dout1～Dout4与期望值信号exp不一致时，存储器(18)保存从P－S转换电路(15)输出的锁存信号Dout1～Dout4和期望值信号exp。判定电路(19)根据存储器(18)中所存储的锁存信号Dout1～Dout4和期望值信号exp判定DUT(12a)～(12d)是否为次品。 | ||
| 申请公布号 | CN1682364A | 申请公布日期 | 2005.10.12 |
| 申请号 | CN03821868.2 | 申请日期 | 2003.03.03 |
| 申请人 | 富士通株式会社 | 发明人 | 小泽广太郎 |
| 分类号 | H01L21/66;G01R31/28;G11C29/00 | 主分类号 | H01L21/66 |
| 代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 黄纶伟 |
| 主权项 | 1、一种同时测试多个半导体器件的半导体器件测试装置，包括：锁存电路，其锁存从输入了同一测试信号的多个被测试半导体器件输出的输出信号；输出电路，其在锁存周期内顺序地输出锁存的所述输出信号以及所述多个被测试半导体器件应该响应于所述测试信号而输出的信号的期望值；比较电路，其对锁存的所述输出信号和所述期望值进行比较；存储器，当所述输出信号与所述期望值不一致时，其存储从所述输出电路输出的所述输出信号和所述期望值；以及判定电路，其根据所述存储器中存储的所述输出信号和所述期望值判定所述多个被测试半导体器件的质量。 | ||
| 地址 | 日本神奈川县川崎市 | ||