发明名称 |
制备具有W/WN/多晶硅分层薄膜的半导体器件的方法 |
摘要 |
一种制备半导体器件的方法,该方法包括如下步骤:在SiO<SUB>2</SUB>层上顺序沉积多晶硅层、WN层和W层;在W层上形成掩模图案;通过使用在W和WN之间具有高蚀刻选择比的第一蚀刻气体中的等离子体来选择性蚀刻W层,通过使用在WN和Si之间具有高蚀刻选择比的第二蚀刻气体中的等离子体来选择性蚀刻WN层和多晶硅层,和通过使用在Si和二氧化硅之间具有高蚀刻选择比的第三蚀刻气体中的等离子体来选择性蚀刻多晶硅层13。 |
申请公布号 |
CN1681093A |
申请公布日期 |
2005.10.12 |
申请号 |
CN200510063890.1 |
申请日期 |
2005.04.07 |
申请人 |
尔必达存储器股份有限公司 |
发明人 |
小藤直行 |
分类号 |
H01L21/3065;H01L21/3213;C23F4/00 |
主分类号 |
H01L21/3065 |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
陈平 |
主权项 |
1.一种制备半导体器件的方法,该方法包括如下步骤:在二氧化硅层上顺序沉积硅(Si)层、氮化钨(WN)层和钨(W)层;在所述的W层上形成掩模图案;通过使用具有高W/WN蚀刻选择比的第一蚀刻气体中产生的等离子体和使用作为蚀刻掩模的所述掩模图案,选择性蚀刻所述的W层;通过使用具有高WN/Si蚀刻选择比的第二蚀刻气体中产生的等离子体和使用作为蚀刻掩模的所述掩模图案,选择性蚀刻所述的WN层和所述的Si层;和通过使用具有高Si/SiO2蚀刻选择比的第三蚀刻气体中产生的等离子体和使用作为蚀刻掩模的所述掩模图案,选择性蚀刻所述的Si层。 |
地址 |
日本东京 |