非易失性半导体存储器

摘要

存储单元阵列，具有由1个存储单元和夹着其的2个选择晶体管构成的单元。在1个区上，由连接在1条控制栅线CGL上的存储单元构成1页。在位线BLi上，连接具有闩锁功能的读出放大器。首先，将1页份的存储单元的数据读出到读出放大器，在读出放大器中改写数据，在进行页消除之后，将读出放大器的数据编程在1页份的存储单元上。通过在读出放大器中改写数据，就可以进行页单位或者字节单位的数据改写。

主权项

1、一种非易失性半导体存储器，包括：存储单元阵列，具有由1个存储单元和夹着其的2个选择晶体管构成的存储单元组；位线，被连接在上述2个选择晶体管的一方；读出放大器，被连接在上述位线上具有闩锁功能；控制栅线，被连接在上述存储单元上；控制电路，在上述存储单元阵列中，当对连接在所选控制栅线上的1页份的存储单元中的被选择的存储单元进行数据变更的情况下，将上述1页份的存储单元的数据读出到上述读出放大器，在上述读出放大器中对与上述1页份的数据中的与上述所选存储单元对应的数据进行数据改写，消除上述1页份的存储单元的数据，将上述读出放大器的数据编程在上述1页份的存储单元中，其中：上述存储单元，具备具有浮动栅和控制栅的叠栅构造。