发明名称 一种用于印刷电路板设计的方法及装置
摘要 一种用于印刷电路板设计的方法及装置,该方法包含如下步骤:首先输入印刷电路板设计文件;其次根据输入的印刷电路板设计文件中每个器件情况,构造器件模型;然后利用器件模型,对印刷电路板设计文件进行信号质量和时序自动检查和仿真;最后输出信号质量和时序自动检查和仿真报告。装置包括:用于印刷电路板设计文件输入的输入模块、用于存储器件模型的器件模型库模块、用于对印刷电路板设计文件进行信号质量和时序自动检查和仿真的自动检查仿真模块、用于信号质量和时序自动检查和仿真报告输出的输出模块;所述的自动检查仿真模块包括:用于进行器件模型的生成、修改、删除、调用操作的器件模型管理子模块、信号质量仿真子模块、时序检查子模块。
申请公布号 CN1223246C 申请公布日期 2005.10.12
申请号 CN02129946.3 申请日期 2002.08.23
申请人 华为技术有限公司 发明人 莫道春
分类号 H05K3/00;G06G7/62 主分类号 H05K3/00
代理机构 代理人
主权项 1、一种用于印刷电路板设计的方法,其特征在于,该方法包含如下步骤:a、输入印刷电路板设计文件;b、根据输入的印刷电路板设计文件中每个器件情况,构造器件模型;c、利用器件模型,进行信号质量的仿真和时序的自动检查;d、输出信号质量的仿真和时序的自动检查;其中,所述步骤c中的信号质量的仿真具体包括以下步骤:c11、首先提取印刷电路板设计的网络拓扑结构;c12、其次调用相应的器件模型,根据其中的仿真数据和信号工作数据,通过仿真得到负载端的信号质量情况;c13、最后根据其中的电平数据,得到违规情况;所述步骤c中的信号时序的检查,具体包括:c31、首先根据输出器件的时序数据,然后根据印刷电路板设计的网络拓扑结构,计算信号的时延,得到负载端的时序情况;c32、最后对比负载端器件的时序数据,判断是否能够满足要求,对于复杂的网络拓扑结构,通过信号仿真来确定负载端的时序情况。
地址 518057广东省深圳市南山区科技园科发路1号