发明名称 具有内部阻绝层之金属氧化半导体装置及其制作方法
摘要 本发明系关于一种具有内部阻绝层之金属氧化半导体装置及其制作方法。该金属氧化半导体装置包括:一基板、一本体、一内部阻绝层、一具导电之半导体层、一闸极氧化层及一闸极层。该本体形成于该基板上。该内部阻绝层形成于该基板上且设置于该本体之侧边。该具导电之半导体层形成于该本体及该内部阻绝层上,该半导体层具有一部、一源极部及一汲极部。该闸极氧化层形成于该半导体层上。该闸极层形成于该闸极氧化层上。本发明之金属氧化半导体装置利用该内部阻绝层介入该本体与该源极部及该汲极部之间,以取代原来之PN接面,可降低金属氧化半导体装置中PN接面的面积而大幅降低漏电流和PN接面电容。且可以同时压制超短通道效应,且没有浮体效应及自我加热效应。
申请公布号 TWI241662 申请公布日期 2005.10.11
申请号 TW093139867 申请日期 2004.12.21
申请人 国立中山大学 发明人 林吉聪;黄奕泉
分类号 H01L21/336 主分类号 H01L21/336
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种具有内部阻绝层之金属氧化半导体装置,包括:一基板;一本体,形成于该基板上;一内部阻绝层,形成于该基板上且设置于该本体之侧边;一具导电之半导体层,形成于该本体及该内部阻绝层上,该半导体层具有一中央部、一源极部及一汲极部;一闸极氧化层;及一闸极层,形成于该闸极氧化层上。2.如请求项1之金属氧化半导体装置,其中该基板为矽覆绝缘基板。3.如请求项1之金属氧化半导体装置,其中该基板为玻璃、石英、钻石、塑胶或其他单层绝缘基板。4.如请求项1之金属氧化半导体装置,其中该基板为矽、锗或III-V族晶圆基板。5.如请求项1之金属氧化半导体装置,其中该基板为锗覆绝缘或III-V族覆绝缘基板。6.如请求项1之金属氧化半导体装置,其中该基板具有一基底及一埋入氧化层,该埋入氧化层系形成于该基底上。7.如请求项1之金属氧化半导体装置,其中该基板具有一基底及一埋入氧化层,该埋入氧化层系形成该基底上,该埋入氧化层具有一通道,连接该基底与该本体。8.如请求项1之金属氧化半导体装置,其中该内部阻绝层之材质系选自由二氧化矽、氮化矽、氧氮氧(ONO)、空气腔(Air Gap)具有不同掺杂杂质浓度之金属矽化物、或金属所组成之群。9.如请求项1之金属氧化半导体装置,其中该半导体层之中央部系于该本体及部分内部阻绝层上,该源极部及该汲极部系分别于该中央部之侧边,且于部分阻绝层上。10.如请求项1之金属氧化半导体装置,其中该半导体层之厚度为0.5nm以上。11.如请求项1之金属氧化半导体装置,其中该半导体层系选自由第四族或III-V族材料所组成单层或多层之群。12.如请求项1之金属氧化半导体装置,其中该闸极层为至少一层之金属层。13.如请求项1之金属氧化半导体装置,其中该闸极层具有一金属矽化物层及一多晶矽层,该金属矽化物层系于该多晶矽层上,该闸极层系形成相对于该本体位置之该闸极氧化层上。14.如请求项13之金属氧化半导体装置,另包括一第一保护层,该第一保护层具有一顶部及一侧部,该顶部用以覆盖该金属矽化物层,该侧部用以覆盖金属矽化物层及该多晶矽层之侧边,该顶部之厚度为10nm至20nm,该侧部之厚度为5nm至10nm。该第一保护层为氮化矽层或低K値材质。15.如请求项14之金属氧化半导体装置,另包括一第二保护层,该第二保护层形成于该第一保护层之侧边。该第二保护层为二氧化矽层或低K値材质。16.如请求项1之金属氧化半导体装置,另包括一源极接触层及一汲极接触层,分别于该源极部及该汲极部上。17.如请求项1之金属氧化半导体装置,该闸极氧化层为0.5至2奈米之二氧化矽层或高K値介电材料。18.一种具有内部阻绝层之金属氧化半导体装置之制作方法,包括以下步骤:(a)提供一基板;(b)形成一本体于该基板上;(c)形成一内部阻绝层于该基板上且于该本体之侧边;(d)形成一具导电之半导体层于该本体及该内部阻绝层上;(e)形成一闸极氧化层于该半导体层上。(f)形成一闸极层于该闸极氧化层上,系相对于该本体位置之该闸极氧化层上;及(g)于该半导体层形成一源极部及一汲极部。19.如请求项18之制作方法,其中在步骤(a)中另包括形成一埋入氧化层之步骤,用以形成该埋入氧化层于该基板上。20.如请求项19之制作方法,其中在步骤(a)中另包括形成一通道之步骤,用以于该埋入氧化层中形成该通道,以连接该基板与该本体。21.如请求项18之制作方法,其中在步骤(b)中系以活性离子蚀刻方法形成该本体于该基板上。22.如请求项18之制作方法,其中在步骤(c)中系以边衬方法形成该内部阻绝层。23.如请求项18之制作方法,其中在步骤(d)中系以低温低压之化学气相沉积、溅镀或电浆加强化学气相沈积方法形成该半导体层。24.如请求项18之制作方法,其中在步骤(e)中该闸极氧化层为约0.5至2奈米之二氧化矽层或高K値介电材料。25.如请求项18之制作方法,其中在步骤(f)中包括形成至少一金属层,以组成该闸极层。26.如请求项18之制作方法,其中在步骤(f)中包括形成一多晶矽层及一金属矽化物层之步骤,该金属矽化物层系形成于该多晶矽层上,该闸极层包括该金属矽化物层及该多晶矽层。27.如请求项18之制作方法,其中在步骤(f)后另包括形成一第一保护层之步骤,用以覆盖该闸极层,该第一保护层为氮化矽层或低K値材质。28.如请求项27之制作方法,其中在步骤(f)后另包括形成一第二保护层之步骤,用以覆盖该第一保护层及该半导体层。29.如请求项28之制作方法,其中在步骤(g)中系以离子布植方式,利用该闸极层为一遮罩,于该半导体层中自我对准形成该源极部及该汲极部。30.如请求项29之制作方法,其中在步骤(g)后另包括一热修复步骤,形成一源极接面及一汲极接面。31.如请求项30之制作方法,其中在步骤(g)后另包括一蚀刻步骤,用以将该第二保护层蚀刻,以形成一第二保护层边衬,于该第一保护层之侧边。32.如请求项31之制作方法,其中在步骤(g)后另包括以自我对齐和边衬技术形成一源极接触层及一汲极接触层步骤,用以分别覆盖于该半导体层之源极部该汲极部上。图式简单说明:图1为习知金属氧化半导体装置之示意图;图2为习知具有埋入氧化层之金属氧化半导体装置之示意图;图3为本发明具有内部阻绝层之金属氧化半导体装置之示意图;图4A为具有埋入氧化层之基底之示意图;图4B为具有通道之埋入氧化层之基底之示意图;图5A至图5D为本发明具有内部阻绝层之金属氧化半导体装置之第一实施例制作方法示意图;图6为利用本发明第二实施例制作方法制作之金属氧化半导体装置之示意图;及图7为利用本发明第三实施例制作方法制作之金属氧化半导体装置之示意图。
地址 高雄市鼓山区莲海路70号